-
公开(公告)号：CN1160776C
公开(公告)日：2004-08-04
申请号：CN00103097.3
申请日：2000-02-24
Applicant: 松下电器产业株式会社
CPC classification number: G06F17/5068
Abstract: 使用对一个晶体管尺寸设定了多个折叠段数的折叠模型，以使晶体管的尺寸及折叠段数最优化。在所述折叠模型中，若将晶体管尺寸W的下限值定为WO，配置区域的高度定为HO，便能在满足：W/HO≤N≤W/WO的范围内，任意地设定折叠段数N。通过使用该折叠模型而在满足所给出的设计要求的范围内，将晶体管的尺寸和折叠段数一起最优化，就能设计成在面积及性能等方面更优良的集成电路。
-
公开(公告)号：CN1327617C
公开(公告)日：2007-07-18
申请号：CN03801971.X
申请日：2003-05-22
Applicant: 松下电器产业株式会社
IPC: H03L7/093
CPC classification number: H03L7/0812 , H03L7/0891 , H03L7/0893 , H03L7/0896 , H03L7/093
Abstract: 本发明提供一种：具有和现有一样的滤波特性、却能以更小的电路面积实现、适合作PLL、DLL的环路滤波器的低通滤波电路。作为低通滤波电路，包括：以该低通滤波电路的输入信号为输入，以第一电压为输出的第一滤波器(31)；为第一滤波器(31)所拥有的电路元件，根据所述第一电压让第一电流流动的电路元件(311)；产生与所述第一电流成一定比值的第二电流的电流产生器(32)；以所述第二电流为输入，以第二电压为输出的第二滤波器(33)；将所述第一电压和所述第二电压相加，输出该低通滤波电路的输出信号的加法器(34)。这里，通过让第二电流比第一电流小，便能将第二滤波器(33)中的电容元件缩小到1/100左右，从而能大幅度地减小电路面积。
-
Patent Agency Ranking
公开(公告)号：CN1613185A
公开(公告)日：2005-05-04
申请号：CN03801971.X
申请日：2003-05-22
Applicant: 松下电器产业株式会社
IPC: H03L7/093
CPC classification number: H03L7/0812 , H03L7/0891 , H03L7/0893 , H03L7/0896 , H03L7/093
Abstract: 本发明提供一种：具有和现有一样的滤波特性、却能以更小的电路面积实现、适合作PLL、DLL的环路滤波器的低通滤波电路。作为低通滤波电路，包括：以该低通滤波电路的输入信号为输入，以第一电压为输出的第一滤波器(31)；为第一滤波器(31)所拥有的电路要素，根据所述第一电压让第一电流流动的电路要素(311)；产生与所述第一电流成一定比值的第二电流的电流产生器(32)；以所述第二电流为输入，以第二电压为输出的第二滤波器(33)；将所述第一电压和所述第二电压相加，输出该低通滤波电路的输出信号的加法器(34)。这里，通过让第二电流比第一电流小，便能将第二滤波器(33)中的电容元件缩小到1/100左右，从而能大幅度地减小电路面积。
-
公开(公告)号：CN1199243A
公开(公告)日：1998-11-18
申请号：CN98101356.2
申请日：1998-04-10
Applicant: 松下电器产业株式会社
Inventor： 福井正博
IPC: H01L21/70
CPC classification number: G06F17/5045 , G06F17/5068
Abstract: 一种模块合成装置及方法,其功能电平处理部分是将数据通路图表变换成逻辑电路信息,逻辑电平处理部分是在逻辑电路信息2中特定元件。合成处理部分是根据按照元件特性推断部分求出的经延迟使参数升高的形状函数,合成数据通路的配置模块,同时,求经延迟使参数升高的配置模块的形状函数。由于使用经延迟使参数升高的元件的形状函数,能够将配置模块的形状高精度最优化,同时通过形状函数的生成,容易与前工序设计联合。
-
公开(公告)号：CN1127147C
公开(公告)日：2003-11-05
申请号：CN98102699.0
申请日：1998-07-02
Applicant: 松下电器产业株式会社
IPC: H01L27/118
CPC classification number: G06F17/5045 , G06F7/5312 , G06F7/5443 , G06F2207/3884
Abstract: 一种功能模块模型包括表示流水线寄存器可插入的位置的表示分割线Line1～Line4的分割线数据和由分割线划界的分割区域block1～block5中表示延迟和面积的折衷选择关系的延迟面积数据。使用该功能模块模型，从表示分割线数据的分割线中选择流水线寄存器的插入位置，同时，从延迟面积数据表示的延迟和面积的折衷选择关系中设定延迟和面积，合成面积最小的流水线电路。该流水线电路的合成中可实现最合适的流水线化。
-
公开(公告)号：CN1268771A
公开(公告)日：2000-10-04
申请号：CN00103097.3
申请日：2000-02-24
Applicant: 松下电器产业株式会社
CPC classification number: G06F17/5068
Abstract: 使用对一个晶体管尺寸设定了多个折叠段数的折叠模型,以使晶体管的尺寸及折叠段数最优化。在所述折叠模型中,若将晶体管尺寸W的下限值定为W0,配置区域的高度定为H0,便能在满足:W/H0≤N≤W/W0的范围内,任意地设定折叠段数N。通过使用该折叠模型而在满足所给出的设计要求的范围内,将晶体管的尺寸和折叠段数一起最优化,就能设计成在面积及性能等方面更优良的集成电路。
-
公开(公告)号：CN1208255A
公开(公告)日：1999-02-17
申请号：CN98102699.0
申请日：1998-07-02
Applicant: 松下电器产业株式会社
IPC: H01L27/118
CPC classification number: G06F17/5045 , G06F7/5312 , G06F7/5443 , G06F2207/3884
Abstract: 一种功能模块模型包括表示流水线寄存器可插入的位置的表示分割线Linel－Line4的分割线数据和由分割线划界的分割区域block1～block5中表示延迟和面积的折衷选择关系的延迟面积数据。使用该功能模块模型,从表示分割线数据的分割线中选择流水线寄存器的插入位置,同时,从延迟面积数据表示的延迟和面积的折衷选择关系中设定延迟和面积,合成面积最小的流水线电路。该流水线电路的合成中可实现最合适的流水线化。
-
-
-
-
-
-
Search Results
7
records
(took 0.028 seconds)
