公开(公告)号：CN103229244A

公开(公告)日：2013-07-31

申请号：CN201280003856.3

申请日：2012-11-26

Applicant: 松下电器产业株式会社

Inventor： 川原昭文 ,  东亮太郎 ,  岛川一彦 ,  田边浩平

IPC: G11C13/00

CPC classification number: G11C13/0069 ,  G11C13/00 ,  G11C13/0002 ,  G11C13/0007 ,  G11C13/0023 ,  G11C2213/71 ,  G11C2213/72 ,  G11C2213/79

Abstract: 本发明提供一种在用于写入速度改善的多比特同时写入中，实现减少存储单元的位置的偏差的写入的电阻变化型非易失性存储装置。该电阻变化型非易失性存储装置具有：多个位线、多个字线、多个存储单元、第一写入电路（例如，写入电路（60-0））、第二写入电路（例如，写入电路（60-k-1））、第一选择电路（例如，选择电路（S0_0））、第二选择电路（例如，选择电路（S0_k-1））、以及第一字线驱动电路（字线驱动电路（40-1））；其中，构成第一选择电路（例如，构成选择电路（S0_0）的NMOS晶体管（TS0_0_0～TS0_0_m-1））导通电阻值比第二选择电路（例如，构成选择电路（S0_k-1）的NMOS晶体管（TS0_k-1_0～TS0_k-1_m-1））的导通电阻值大。