一种SiC MOSFET器件及其制备方法

    公开(公告)号:CN115241282B

    公开(公告)日:2023-01-10

    申请号:CN202211166305.0

    申请日:2022-09-23

    Abstract: 本发明涉及半导体技术领域中的一种SiC MOSFET器件及其制备方法,包括衬底层、外延层、两组以上间隔排列的栅氧结构、第一隔离层、一组以上的第一源极电极层、第二源极电极层和栅极电极层,外延层设置在衬底层的一端面,衬底层的另一端面设置有漏极电极层,栅氧结构设置在外延层远离衬底层的一端面,且每组栅氧结构上设置有第一隔离层,每两组连续的栅氧结构设置为一个单元结构,且仅在每个单元结构内的两组栅氧结构之间设置有注入层和源极层,注入层和源极层内贯穿设置有掺杂层,第一源极电极层设置在外延层远离衬底层的一端面,外延层上还设置有第二隔离层,栅极电极层设置在第二隔离层上,本发明解决了传统SiC MOS管寄生电感较大的问题。

    碳化硅裸片与碳化硅掩膜层刻蚀深度选择比预测方法

    公开(公告)号:CN115274488A

    公开(公告)日:2022-11-01

    申请号:CN202211180073.4

    申请日:2022-09-27

    Abstract: 本发明涉及半导体技术领域中的碳化硅裸片与碳化硅掩膜层刻蚀深度选择比预测方法,包括以下步骤:获取在第一刻蚀温度下,碳化硅裸片的第一刻蚀深度变化数据一和碳化硅掩膜层的第二刻蚀深度变化数据一,以及获取在第二刻蚀温度下,碳化硅裸片的第一刻蚀深度变化数据二和碳化硅掩膜层的第二刻蚀深度变化数据二;拟合碳化硅裸片刻蚀深度与刻蚀温度关系,以及拟合碳化硅掩膜层刻蚀深度与刻蚀温度关系;基于碳化硅裸片刻蚀深度与刻蚀温度关系,以及碳化硅掩膜层刻蚀深度与刻蚀温度关系,预测在不同刻蚀温度下,碳化硅裸片与碳化硅掩膜层的刻蚀深度,并计算预测选择比,突破了工作人员在等离子刻蚀工艺调试过程中负荷较高的瓶颈。

    碳化硅裸片与碳化硅掩膜层刻蚀深度选择比预测方法

    公开(公告)号:CN115274488B

    公开(公告)日:2023-02-10

    申请号:CN202211180073.4

    申请日:2022-09-27

    Abstract: 本发明涉及半导体技术领域中的碳化硅裸片与碳化硅掩膜层刻蚀深度选择比预测方法,包括以下步骤:获取在第一刻蚀温度下,碳化硅裸片的第一刻蚀深度变化数据一和碳化硅掩膜层的第二刻蚀深度变化数据一,以及获取在第二刻蚀温度下,碳化硅裸片的第一刻蚀深度变化数据二和碳化硅掩膜层的第二刻蚀深度变化数据二;拟合碳化硅裸片刻蚀深度与刻蚀温度关系,以及拟合碳化硅掩膜层刻蚀深度与刻蚀温度关系;基于碳化硅裸片刻蚀深度与刻蚀温度关系,以及碳化硅掩膜层刻蚀深度与刻蚀温度关系,预测在不同刻蚀温度下,碳化硅裸片与碳化硅掩膜层的刻蚀深度,并计算预测选择比,突破了工作人员在等离子刻蚀工艺调试过程中负荷较高的瓶颈。

    一种SiC MOSFET器件及其制备方法

    公开(公告)号:CN115241282A

    公开(公告)日:2022-10-25

    申请号:CN202211166305.0

    申请日:2022-09-23

    Abstract: 本发明涉及半导体技术领域中的一种SiC MOSFET器件及其制备方法,包括衬底层、外延层、两组以上间隔排列的栅氧结构、第一隔离层、一组以上的第一源极电极层、第二源极电极层和栅极电极层,外延层设置在衬底层的一端面,衬底层的另一端面设置有漏极电极层,栅氧结构设置在外延层远离衬底层的一端面,且每组栅氧结构上设置有第一隔离层,每两组连续的栅氧结构设置为一个单元结构,且仅在每个单元结构内的两组栅氧结构之间设置有注入层和源极层,注入层和源极层内贯穿设置有掺杂层,第一源极电极层设置在外延层远离衬底层的一端面,外延层上还设置有第二隔离层,栅极电极层设置在第二隔离层上,本发明解决了传统SiC MOS管寄生电感较大的问题。

Patent Agency Ranking