公开(公告)号：CN108665863A

公开(公告)日：2018-10-16

申请号：CN201810127347.0

申请日：2018-02-08

Applicant: 瑞萨电子株式会社

Inventor： 五十岚隆一 ,  望月诚二 ,  松原胜重 ,  加谷俊之

IPC: G09G3/36

Abstract: 本公开涉及图像处理装置和图像处理方法。根据一个实施例的图像处理装置基于作为第一显示器的背光控制单元的水平方向尺寸和垂直方向尺寸的第一水平方向尺寸和第一垂直方向尺寸、以及作为第二显示器的背光控制单元的水平方向尺寸和垂直方向尺寸的第二水平方向尺寸和第二垂直方向尺寸来确定多个源图像的目标分辨率，并且转换多个源图像的每个源图像的分辨率，使得多个源图像的每个源图像的分辨率变成目标分辨率。

公开(公告)号：CN119152339A

公开(公告)日：2024-12-17

申请号：CN202410618344.2

申请日：2024-05-17

Applicant: 瑞萨电子株式会社

Inventor： 五十岚隆一 ,  松原胜重 ,  寺岛和昭

IPC: G06V10/82 ,  G06V10/94 ,  G06N3/0464 ,  G06N3/048 ,  G06N3/063

Abstract: 本公开的各实施例涉及半导体器件。一种半导体器件包括暂存存储器、存储器控制器，和乘法累加(MAC)单元。暂存存储器被配置为存储N个通道的图像数据并且包括可单独访问的M个存储器，其中M是至少为2的整数并且N是至少为2的整数。存储器控制器控制对暂存存储器的访问，使得在N个通道的图像数据中被布置在相同像素位置处的N个通道的像素数据被分别存储在M个存储器的不同存储器中。MAC单元包括多个计算器，以通过使用存储器控制器和权重参数来计算从暂存存储器读取的N个通道的像素数据。

公开(公告)号：CN116244226A

公开(公告)日：2023-06-09

申请号：CN202211429343.0

申请日：2022-11-15

Applicant: 瑞萨电子株式会社

Inventor： 五十岚隆一 ,  武田宪一 ,  松原胜重 ,  柴山哲也

IPC: G06F13/16 ,  G06F3/06 ,  G06T11/60 ,  G06F9/451 ,  G06F9/445

Abstract: 本公开涉及半导体装置和硬件虚拟化方法。根据一个实施例，一种半导体装置通过被写入属性寄存器中的用于限制可访问OS的OS标识符来限制能够使用功能块的OS，并且针对每个OS创建第一输入单元、第二输入单元和画面合成单元的操作设置值，以在存储在共享存储器中的设置值列表中描述它们，并且第一输入单元、第二输入单元和画面合成单元中的每个单元具有掩蔽电路，该掩蔽电路引用属性寄存器的OS标识符，并且在该掩蔽电路中，阻碍将操作设置值写入到自身块的设置寄存器组中，操作设置值在由除具有针对自身块的使用权限的OS之外的OS创建的设置值列表中描述。