-
公开(公告)号：CN109785880A
公开(公告)日：2019-05-21
申请号：CN201811326029.3
申请日：2018-11-08
Applicant: 瑞萨电子株式会社
IPC: G11C11/409
Abstract: 本发明的实施例涉及半导体器件、数据处理系统、数据读取方法以及数据读取程序。本发明提供一种抑制处理延迟的半导体器件。该半导体器件配备有：多个读取单元，该多个读取单元读取在具有多个存储体的存储器中跨该多个存储体存储的数据；以及访问方法管理部分，当读取单元中的一个读取单元读取数据时，该访问方法管理部分根据除该一个读取单元之外的读取单元的操作情况，确定读取开始存储体编号为要开始读取的存储体编号，并且将所确定的读取开始存储体编号指示给该一个读取单元。
-
公开(公告)号：CN109785880B
公开(公告)日：2023-09-29
申请号：CN201811326029.3
申请日：2018-11-08
Applicant: 瑞萨电子株式会社
IPC: G11C11/409
Abstract: 本发明的实施例涉及半导体器件、数据处理系统、数据读取方法以及数据读取程序。本发明提供一种抑制处理延迟的半导体器件。该半导体器件配备有：多个读取单元，该多个读取单元读取在具有多个存储体的存储器中跨该多个存储体存储的数据；以及访问方法管理部分，当读取单元中的一个读取单元读取数据时，该访问方法管理部分根据除该一个读取单元之外的读取单元的操作情况，确定读取开始存储体编号为要开始读取的存储体编号，并且将所确定的读取开始存储体编号指示给该一个读取单元。
-
公开(公告)号：CN110572663B
公开(公告)日：2022-09-13
申请号：CN201910451663.8
申请日：2019-05-28
Applicant: 瑞萨电子株式会社
IPC: H04N19/42 , H04N19/176 , H04N19/117 , H04N19/44 , H04N19/61 , H04N19/625 , H04N19/86
Abstract: 本发明提供一种能够在不增加电路尺寸的情况下实现有效压缩的半导体器件和使用该半导体器件的处理方法。根据实施例，一种图像处理器包括：编码电路，用于对分割成多个区块的目标图像进行图像处理，所述图像处理对每个区块进行；确定电路，用于确定区块边界是否被包括在用作目标图像的压缩单位的图像块的区域中；压缩电路，用于根据确定电路的确定结果压缩由编码电路处理的图像块。
-
公开(公告)号：CN110572663A
公开(公告)日：2019-12-13
申请号：CN201910451663.8
申请日：2019-05-28
Applicant: 瑞萨电子株式会社
IPC: H04N19/42 , H04N19/176 , H04N19/117 , H04N19/44 , H04N19/61 , H04N19/625 , H04N19/86
Abstract: 本发明提供一种能够在不增加电路尺寸的情况下实现有效压缩的半导体器件和使用该半导体器件的处理方法。根据实施例，一种图像处理器包括：编码电路，用于对分割成多个区块的目标图像进行图像处理，所述图像处理对每个区块进行；确定电路，用于确定区块边界是否被包括在用作目标图像的压缩单位的图像块的区域中；压缩电路，用于根据确定电路的确定结果压缩由编码电路处理的图像块。
-
-
-
Search Results
4
records
(took 0.023 seconds)
