公开(公告)号：CN106876454A

公开(公告)日：2017-06-20

申请号：CN201710109457.X

申请日：2017-02-27

Applicant: 电子科技大学 ,  电子科技大学广东电子信息工程研究院

Inventor： 乔明 ,  詹珍雅 ,  章文通 ,  何逸涛 ,  肖倩倩 ,  余洋 ,  王正康 ,  张波

IPC: H01L29/739 ,  H01L29/06 ,  H01L29/36 ,  H01L21/331

CPC classification number: H01L29/7393 ,  H01L29/0611 ,  H01L29/0684 ,  H01L29/36 ,  H01L29/66325

Abstract: 本发明提供一种低阻且可抑制负阻效应的SOI‑LIGBT器件及其制造方法，其元胞结构包括衬底、埋氧层、厚介质层、厚硅层漂移区、P阱区、P型重掺杂发射极区、第一N型重掺杂区、N型buffer区、P型重掺杂集电极区、第二N型重掺杂区、集电极介质阻挡层、集电极接触电极、超薄顶层硅漂移区、发射极接触电极、栅氧化层、多晶硅栅、P条、N条，N条与P条在纵向上交替设置在厚硅层漂移区中，本发明通过采用超薄顶层硅漂移区增强埋层电场提高SOI器件的纵向击穿电压；采用厚硅层漂移区来降低器件比导通电阻，对超薄顶层硅漂移区和厚硅层漂移区分别采用横向线性变掺杂调整表面电场分布，使其在保持器件高的击穿电压的同时极大地降低了比导通电阻。

公开(公告)号：CN106847833A

公开(公告)日：2017-06-13

申请号：CN201710202930.9

申请日：2017-03-30

Applicant: 电子科技大学 ,  电子科技大学广东电子信息工程研究院

Inventor： 乔明 ,  詹珍雅 ,  章文通 ,  肖倩倩 ,  王正康 ,  余洋 ,  张波

IPC: H01L27/12 ,  H01L29/06 ,  H01L21/84

CPC classification number: H01L27/1203 ,  H01L21/84 ,  H01L27/1207 ,  H01L29/0607 ,  H01L29/0684

Abstract: 本发明提供一种SOI横向高压器件及其制造方法，包括以下步骤：以SOI为衬底，形成N型线性变掺杂绝缘体上硅层与薄硅层漂移区、形成薄硅层区即厚介质层、形成Pwell区；形成Nwell区、形成栅氧化层、形成多晶硅栅电极、形成N条、形成P条、进行第一P型重掺杂区、第一N型重掺杂区以及第二N型重掺杂区的注入，形成欧姆接触，引出电极第一层接触孔刻蚀，淀积铝金属，形成源极接触电极与漏极接触电极；该制造方法与传统工艺兼容性好，具有普适性，制造出的器件能够有效地减小器件面积、降低器件成本；利用本发明所述的方法制备的SOI低阻横向高压器件，可实现BV＝950V，Ron，sp＝153Ω·cm2。

公开(公告)号：CN107068736B

公开(公告)日：2020-07-10

申请号：CN201710203874.0

申请日：2017-03-30

Applicant: 电子科技大学 ,  电子科技大学广东电子信息工程研究院

Inventor： 章文通 ,  詹珍雅 ,  肖倩倩 ,  余洋 ,  王正康 ,  乔明

IPC: H01L29/06 ,  H01L29/78

Abstract: 本发明提供一种SOI横向高压器件，其元胞结构包括衬底、衬底接触电极、埋氧层、厚SOI层、P型体区、厚介质层、N型重掺杂漏极区、超薄顶层硅、N型条区和P型条区、P型重掺杂体接触区和N型重掺杂源极区、栅氧化层、源极接触电极、多晶硅栅、漏极接触电极，N型条区和P型条区构成超结结构并在竖直方向交替排列地嵌入在靠近源端区域的厚SOI层中，本发明通过ENDIF理论提高器件漏端承受高压区的纵向耐压，通过大量的理论推导得到最好的横向耐压，从而使器件的耐压更上一层楼，靠近源端区域采用超结使其在保持功率MOS高的击穿电压的同时极大地降低了比导通电阻，有着较低的导通损耗，最终达到有效减小器件面积、降低器件成本的目的。

公开(公告)号：CN107068736A

公开(公告)日：2017-08-18

申请号：CN201710203874.0

申请日：2017-03-30

Applicant: 电子科技大学 ,  电子科技大学广东电子信息工程研究院

Inventor： 章文通 ,  詹珍雅 ,  肖倩倩 ,  余洋 ,  王正康 ,  乔明

IPC: H01L29/06 ,  H01L29/78

CPC classification number: H01L29/0619 ,  H01L29/7824

Abstract: 本发明提供一种SOI横向高压器件，其元胞结构包括衬底、衬底接触电极、埋氧层、厚SOI层、P型体区、厚介质层、N型重掺杂漏极区、超薄顶层硅、N型条区和P型条区、P型重掺杂体接触区和N型重掺杂源极区、栅氧化层、源极接触电极、多晶硅栅、漏极接触电极，N型条区和P型条区构成超结结构并在竖直方向交替排列地嵌入在靠近源端区域的厚SOI层中，本发明通过ENDIF理论提高器件漏端承受高压区的纵向耐压，通过大量的理论推导得到最好的横向耐压，从而使器件的耐压更上一层楼，靠近源端区域采用超结使其在保持功率MOS高的击穿电压的同时极大地降低了比导通电阻，有着较低的导通损耗，最终达到有效减小器件面积、降低器件成本的目的。

公开(公告)号：CN106847882A

公开(公告)日：2017-06-13

申请号：CN201710108573.X

申请日：2017-02-27

Applicant: 电子科技大学 ,  电子科技大学广东电子信息工程研究院

Inventor： 乔明 ,  詹珍雅 ,  章文通 ,  何逸涛 ,  肖倩倩 ,  王正康 ,  余洋 ,  张波

IPC: H01L29/06 ,  H01L29/739

Abstract: 本发明提供一种SOI‑LIGBT器件，其元胞结构包括：衬底、埋氧层、厚介质层、厚硅层N型漂移区、P阱区、P型重掺杂发射极区和N型重掺杂区、超薄顶层硅N型漂移区、N型buffer区、P型重掺杂集电极区、发射极接触电极、集电极接触电极、栅氧化层、多晶硅栅；本发明利用介质场增强理论增强埋层电场，从而提高SOI器件的纵向击穿电压；在靠近源端发射极区域采用厚硅层N型漂移区来降低器件比导通电阻，对于超薄顶层硅N型漂移区和厚硅层N型漂移区分别采用横向线性变掺杂，调整表面电场分布，使其在保持器件高的击穿电压的同时，极大地降低了比导通电阻。

公开(公告)号：CN106684136A

公开(公告)日：2017-05-17

申请号：CN201710110260.8

申请日：2017-02-27

Applicant: 电子科技大学 ,  电子科技大学广东电子信息工程研究院

Inventor： 乔明 ,  詹珍雅 ,  章文通 ,  肖倩倩 ,  何逸涛 ,  王正康 ,  余洋 ,  张波

IPC: H01L29/739 ,  H01L29/06

Abstract: 本发明提供一种SOI横向绝缘栅双极晶体管，其元胞结构包括：衬底、埋氧层、厚介质层、厚硅层N型漂移区、P阱区、P型重掺杂发射极区和N型重掺杂区、超薄顶层硅N型漂移区、N型buffer区、P型重掺杂集电极区、发射极接触电极、集电极接触电极、栅氧化层、多晶硅栅、P条、N条；本发明利用介质场增强理论增强埋层电场，从而提高SOI器件的纵向击穿电压；在靠近源端发射极区域采用厚硅层N型漂移区来降低器件比导通电阻，对于超薄顶层硅N型漂移区和厚硅层N型漂移区分别采用横向线性变掺杂，调整表面电场分布，使其在保持器件高的击穿电压的同时，极大地降低了比导通电阻。

公开(公告)号：CN106981505A

公开(公告)日：2017-07-25

申请号：CN201710203993.6

申请日：2017-03-30

Applicant: 电子科技大学 ,  电子科技大学广东电子信息工程研究院

Inventor： 章文通 ,  詹珍雅 ,  肖倩倩 ,  余洋 ,  乔明

IPC: H01L29/06 ,  H01L29/78

Abstract: 本发明提供一种半薄硅层结构的横向高压器件，其元胞结构包括衬底、埋氧层、超薄顶层硅、厚SOI层、厚介质层、P型体区、P型重掺杂体接触区、N型重掺杂源极区、N型重掺杂漏极区、栅氧化层、源极接触电极、多晶硅栅、漏极接触电极和衬底接触电极，本发明采用部分超薄顶层硅提高器件的纵向耐压，采用厚SOI层为开态电流提供更广阔的电流导通路径，从而降低器件的比导通电阻；分别采用横向线性变掺杂技术，调制各自的表面电场分布，同时产生额外的电荷来消除衬底辅助耗尽效应，使其在保持功率MOS高的击穿电压的同时，极大地降低了器件的比导通电阻，有着较低的导通损耗，最终达到有效减小器件面积、降低器件成本的目的。

公开(公告)号：CN106847883A

公开(公告)日：2017-06-13

申请号：CN201710108735.X

申请日：2017-02-27

Applicant: 电子科技大学 ,  电子科技大学广东电子信息工程研究院

Inventor： 乔明 ,  詹珍雅 ,  章文通 ,  肖倩倩 ,  王正康 ,  余洋 ,  何逸涛 ,  张波

IPC: H01L29/06 ,  H01L21/331 ,  H01L29/739

CPC classification number: H01L29/7393 ,  H01L29/0619 ,  H01L29/0623 ,  H01L29/66325

Abstract: 本发明提供一种可抑制Snapback现象的SOI‑LIGBT器件及其制造方法，其元胞结构包括衬底、埋氧层、厚介质层、厚硅层漂移区、P阱区、P型重掺杂发射极区、第一N型重掺杂区、N型buffer区、P型重掺杂集电极区、第二N型重掺杂区、集电极介质阻挡层、集电极接触电极、超薄顶层硅漂移区、P发射极接触电极、栅氧化层、多晶硅栅、P条、N条，N条与P条在Z方向上交替设置在厚硅层漂移区中，本发明通过采用超薄顶层硅漂移区增强埋层电场提高SOI器件的纵向击穿电压；采用厚硅层漂移区来降低器件比导通电阻，对超薄顶层硅漂移区和厚硅层漂移区分别采用横向线性变掺杂调整表面电场分布，使其在保持器件高的击穿电压的同时极大地降低了比导通电阻。

公开(公告)号：CN107359195B

公开(公告)日：2020-12-29

申请号：CN201710642237.3

申请日：2017-07-31

Applicant: 电子科技大学

Inventor： 章文通 ,  余洋 ,  李珂 ,  詹珍雅 ,  梁龙飞 ,  乔明 ,  张波

IPC: H01L29/06 ,  H01L29/78

Abstract: 本发明提供一种高耐压横向超结器件，交替的第一掺杂类型条与第二掺杂类型条构成超结结构，在第二掺杂类型阱区与第二掺杂类型条、第一掺杂类型条交替出现区域的交界处形成第二掺杂类型多面耗尽区，由第二掺杂类型条、第二掺杂类型阱区对第一掺杂类型条构成了三面耗尽的结构，左右同理，右边存在第一掺杂类型多面耗尽区；减小了边缘区域对器件耐压的影响，维持了电荷平衡，以达到通过消除超结AB点高电场来避免提前击穿，提高器件耐压的目的。因为边缘电压峰值得到了抑制，可在保持高耐压的情况下，通过进一步提高超结条的掺杂浓度，进而降低导通电阻。最终达到消除超结AB点高电场、提高器件耐压、降低比导通电阻的目的。

公开(公告)号：CN107275388A

公开(公告)日：2017-10-20

申请号：CN201710496712.0

申请日：2017-06-26

Applicant: 电子科技大学

Inventor： 乔明 ,  余洋 ,  章文通 ,  王正康 ,  詹珍雅 ,  张波

IPC: H01L29/06 ,  H01L29/739 ,  H01L29/78

CPC classification number: H01L29/0611 ,  H01L29/0684 ,  H01L29/7394 ,  H01L29/7824

Abstract: 本发明提供一种横向高压器件，包括介质槽，介质槽的下方、左侧、右侧至少一个位置设有不同掺杂类型交替设置的掺杂条交叠结构，还包括介质层、体场板、多晶硅栅、栅下氧化层、第一N型重掺杂区、第二N型重掺杂区、P型重掺杂区，P阱区、第一N型掺杂条、第二N型掺杂条、第三N型掺杂条、第一P型掺杂条、第二P型掺杂条，导电通路的底部为P型衬底；本发明通过在漂移区内引入介质槽，保持器件耐压的同时降低了器件表面面积，有效降低器件比导通电阻；在器件漂移区中引入层叠的重掺杂N条与重掺杂P条，为器件开态提供低阻导电通路，进一步降低器件比导通电阻，最终达到有效减小器件面积、降低导通电阻的目的。