公开(公告)号：CN102544006A

公开(公告)日：2012-07-04

申请号：CN201110287252.3

申请日：2011-09-15

Applicant: OKI半导体株式会社

Inventor： 富田敬

IPC: H01L27/088 ,  H02M7/515

CPC classification number: H03H11/265 ,  H03K5/131 ,  H03K2005/00039

Abstract: 本发明提供一种半导体集成装置中的延迟电路以及逆变器，对静电放电的耐受性强，且能够以低耗电抑制延迟时间的偏差。作为半导体集成装置中的延迟电路的逆变器，采用具有如下的高电位部以及低电位部的逆变器。低电位部具有将各自的源极端子以及漏极端子在第一公共连接点连接在一起的一对FET；高电位部具有将各自的源极端子以及漏极端子在第二公共连接点连接在一起的一对FET。在逆变器输出处于高电位状态时，向第一公共连接点施加电源电位；在处于低电位状态时，向上述第二公共连接点施加接地电位，从而使逆变器具有滞后特性。为了抑制延迟时间随着制造上的偏差或者环境温度的变化而发生变动，设置作为电源电位或者接地电位的供给源的FET。此时，为了使这样的FET一直处于导通状态，而经由两级FET向其栅极端子施加接地电位或者电源电位。