-
公开(公告)号：CN101533815B
公开(公告)日：2012-08-29
申请号：CN200910005616.7
申请日：2009-01-20
Applicant: OKI半导体株式会社
Inventor： 山田茂
IPC: H01L23/485 , H01L21/50
CPC classification number: H01L21/76898 , H01L23/3114 , H01L23/481 , H01L24/94 , H01L27/14603 , H01L27/14618 , H01L2224/02372 , H01L2224/0401 , H01L2224/13024 , H01L2924/10253 , H01L2924/15788 , H01L2924/00
Abstract: 本发明提供一种半导体器件及其制造方法，抑制通过设置在半导体基板上贯通口所露出的电极层发生裂缝。贯通过孔(22)的开口直径比钝化膜(16)的开口部(16A)的开口直径大，并且按照贯通过孔(22)的开口边缘位于比钝化膜(16)的开口部(16A)的开口边缘更靠外侧的方式配置贯通过孔(22)和钝化膜(16)的开口部(16A)。或者按照贯通过孔(22)的开口边缘与钝化膜(16)的开口部(16A)的开口边缘(与焊盘电极(14)接触的部位的开口边缘)在不重叠的位置的方式配置贯通过孔(22)和钝化膜(16)的开口部(16A)。
-
公开(公告)号：CN102544006A
公开(公告)日：2012-07-04
申请号：CN201110287252.3
申请日：2011-09-15
Applicant: OKI半导体株式会社
Inventor： 富田敬
IPC: H01L27/088 , H02M7/515
CPC classification number: H03H11/265 , H03K5/131 , H03K2005/00039
Abstract: 本发明提供一种半导体集成装置中的延迟电路以及逆变器，对静电放电的耐受性强，且能够以低耗电抑制延迟时间的偏差。作为半导体集成装置中的延迟电路的逆变器，采用具有如下的高电位部以及低电位部的逆变器。低电位部具有将各自的源极端子以及漏极端子在第一公共连接点连接在一起的一对FET；高电位部具有将各自的源极端子以及漏极端子在第二公共连接点连接在一起的一对FET。在逆变器输出处于高电位状态时，向第一公共连接点施加电源电位；在处于低电位状态时，向上述第二公共连接点施加接地电位，从而使逆变器具有滞后特性。为了抑制延迟时间随着制造上的偏差或者环境温度的变化而发生变动，设置作为电源电位或者接地电位的供给源的FET。此时，为了使这样的FET一直处于导通状态，而经由两级FET向其栅极端子施加接地电位或者电源电位。
-
公开(公告)号：CN101447768B
公开(公告)日：2012-12-19
申请号：CN200810173275.X
申请日：2008-10-31
Applicant: OKI半导体株式会社
IPC: H03F3/45
CPC classification number: H03F3/303 , G09G3/3685 , H03F2200/297
Abstract: 本发明提供一种放大电路，其有效动作范围宽，能实现相位补偿用电容的小容量化，还可抑制贯通电流，在具备输入放大级(32)、和P型MOS晶体管(36)及N型MOS晶体管(38)作为推挽电路来动作的输出级(34)的放大电路(30)中，附加了输入端连接于放大电路(30)的输出端，输出端通过第1电容(52)连接于P型MOS晶体管(36)的栅极电极、并且通过第2相位补偿电容(54)连接于N型MOS晶体管(38)的栅极电极的第1缓冲器(40)；和输入端连接于放大电路(30)的输出端、输出端通过第3相位补偿电容(56)连接于P型MOS晶体管(36)的栅极电极、并且通过第4相位补偿电容(58)连接于N型MOS晶体管(38)的栅极电极的第2缓冲器(46)。
-
公开(公告)号：CN101567350A
公开(公告)日：2009-10-28
申请号：CN200910005615.2
申请日：2009-01-20
Applicant: OKI半导体株式会社
Inventor： 坂本吉史
IPC: H01L23/485 , H01L23/544 , H01L27/146
CPC classification number: H01L31/02005 , H01L21/6835 , H01L23/3114 , H01L23/481 , H01L23/49811 , H01L23/544 , H01L24/02 , H01L24/11 , H01L27/14618 , H01L27/14683 , H01L2221/68372 , H01L2223/5442 , H01L2223/54433 , H01L2223/5448 , H01L2223/54486 , H01L2224/02313 , H01L2224/0401 , H01L2224/1147 , H01L2224/1148 , H01L2224/13099 , H01L2224/16 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01014 , H01L2924/01029 , H01L2924/01033 , H01L2924/0105 , H01L2924/01074 , H01L2924/01078 , H01L2924/014 , H01L2924/10253 , H01L2924/12042 , H01L2924/15788 , H01L2924/00
Abstract: 本发明提供一种在W－CSP那样的封装尺寸与半导体芯片大致相同的半导体器件中，能确保更宽的印字区的半导体器件的结构。在半导体基板具有从反面到达正面电极的多个贯通电极、与形成在半导体基板的反面上的贯通电极连接的反面布线网、覆盖反面布线网的绝缘膜。在半导体基板的反面设置具有印字标记的印字区。印字区其外缘在印字标记的形成面的面方向与反面布线网分开，并且配置在半导体基板的周围部。
-
公开(公告)号：CN101447768A
公开(公告)日：2009-06-03
申请号：CN200810173275.X
申请日：2008-10-31
Applicant: OKI半导体株式会社
IPC: H03F3/45
CPC classification number: H03F3/303 , G09G3/3685 , H03F2200/297
Abstract: 本发明提供一种放大电路，其有效动作范围宽，能实现相位补偿用电容的小容量化，还可抑制贯通电流，在具备输入放大级(32)、和P型MOS晶体管(36)及N型MOS晶体管(38)作为推挽电路来动作的输出级(34)的放大电路(30)中，附加了输入端连接于放大电路(30)的输出端，输出端通过第1电容(52)连接于P型MOS晶体管(36)的栅极电极、并且通过第2相位补偿电容(54)连接于N型MOS晶体管(38)的栅极电极的第1缓冲器(40)；和输入端连接于放大电路(30)的输出端、输出端通过第3相位补偿电容(56)连接于P型MOS晶体管(36)的栅极电极、并且通过第4相位补偿电容(58)连接于N型MOS晶体管(38)的栅极电极的第2缓冲器(46)。
-
Patent Agency Ranking
公开(公告)号：CN101445919A
公开(公告)日：2009-06-03
申请号：CN200810173276.4
申请日：2008-10-31
Applicant: OKI半导体株式会社
IPC: C23C16/455 , C23C16/52 , H01L21/00 , H01L21/205
CPC classification number: C23C16/46
Abstract: 本发明提供一种半导体制造装置及半导体器件的制造方法，通过适当地设定蓝宝石衬底的预热工序中的预热条件，可顺利地进行蓝宝石衬底的吸引保持。该半导体制造装置具备：加热板，其使蓝宝石衬底在大气中升温；支承部，其使蓝宝石衬底的背面与加热板相对，并隔开规定间隔对蓝宝石衬底进行支承；以及喷出孔，其设置于加热板，朝向蓝宝石衬底的中心部喷出气体；在利用加热板来预热蓝宝石衬底的情况下，将上述蓝宝石衬底的预热条件设定为：规定间隔为1mm以下，来自喷出孔的气体的喷出量为20L/min以上；将预热的结束条件设定为：蓝宝石衬底的中心部温度比外周缘部温度低65℃以上时。
-
公开(公告)号：CN101545920B
公开(公告)日：2013-05-08
申请号：CN200910005618.6
申请日：2009-01-20
Applicant: OKI半导体株式会社
CPC classification number: G01P15/123 , G01P15/0802 , G01P15/18 , G01P2015/0842
Abstract: 本发明提供一种加速度传感器装置，可防止锤部、梁部和压电电阻元件的破损以及特性变化，可提高加速度传感器装置的可靠性。加速度传感器装置包括：具有锤部(11)、在该锤部(11)的周围具有间隔地配置的底座部(12)、挠性连接锤部(11)和底座部(12)的多个梁部(13)的加速度传感器芯片(10)；为了限制锤部(11)的变位而设置在加速度传感器芯片(10)上的限位板(20)。限位板(20)在与梁部(13)相对的位置具有凹部(25)，所以能不对梁部(13)带来冲击地限制锤部(11)的变位。
-
公开(公告)号：CN101447527B
公开(公告)日：2012-07-18
申请号：CN200810180178.3
申请日：2008-11-28
Applicant: OKI半导体株式会社
Inventor： 三浦规之
IPC: H01L31/18 , H01L21/84 , H01L27/144
CPC classification number: H01L27/1443 , H01L31/105
Abstract: 本发明涉及光电二极管的制造方法及使用其而形成的光电二极管，该光电二极管的制造方法，包括：在硅半导体层的各扩散层的形成区域，以预定的浓度注入预定类型的杂质后，在硅半导体层上形成由具有透光性的绝缘材料构成的绝缘材料层的步骤；通过有选择地除去绝缘材料的蚀刻，在绝缘材料层的所述低浓度扩散层的形成区域形成开口部的步骤；把具有开口部的绝缘材料层作为掩模，通过有选择地除去硅的蚀刻，蚀刻低浓度扩散层的形成区域的硅半导体层，把低浓度扩散层的形成区域的硅半导体层薄膜化为预定的厚度的步骤。
-
公开(公告)号：CN102412792A
公开(公告)日：2012-04-11
申请号：CN201110234202.9
申请日：2011-08-10
Applicant: OKI半导体株式会社
CPC classification number: H03F1/52 , H03F1/305 , H03F3/181 , H03F3/3081 , H03F2200/03 , H03F2200/426
Abstract: 本发明提供能够阻止闩锁的信号放大装置、桥接式信号放大装置、信号输出装置及闩锁阻止方法。在电源布线(VDD)中流过了过电流的情况下，进行控制以使得PMOS晶体管(12)成为导通状态且NMOS晶体管(14)成为非导通状态，然后进行控制以使得反转放大电路(102)断电，在接地布线GND中流过了过电流的情况下，进行控制以使得PMOS晶体管(12)成为非导通状态且NMOS晶体管(14)成为导通状态，然后进行控制以使得反转放大电路(102)断电。
-
公开(公告)号：CN101452667A
公开(公告)日：2009-06-10
申请号：CN200810177318.1
申请日：2008-10-31
Applicant: OKI半导体株式会社
CPC classification number: G09G3/2011 , G09G2310/0248 , G09G2310/027
Abstract: 本发明提供一种显示驱动装置及显示驱动方法。源极驱动器(16)，包括输出多个灰度电压的梯形电路(32)，从多个灰度电压中选择与图像数据对应的灰度电压并输出的第1解码器(34)，输出多个预充电电压的外部电源(36)，从多个预充电电压中选择与图像数据对应的预充电电压并输出的第2解码器(38)，将与输入的灰度电压对应的电位输出的运算放大器(42)，设置在运算放大器(42)和第2解码器(38)之间的预充电用开关(44)，控制预充电用开关(44)的控制部(45)。在包括预充电期间的采样期间全部期间，第1解码器(34)和运算放大器(42)始终被连接，控制部(45)在预充电期间接通预充电用开关(44)，预充电期间结束后进行关断。
-
-
-
-
-
-
-
-
-
Search Results
29
records
(took 0.021 seconds)
