-
公开(公告)号:CN115667966A
公开(公告)日:2023-01-31
申请号:CN202180038524.8
申请日:2021-05-10
Applicant: TDK株式会社
Abstract: 在不使用屏蔽室而能够检测微弱的磁场的磁场检测装置中,削减部件数量,并且简化电路结构。磁场检测装置(1)具备:卷绕于绕线管(10)的卷芯部(13)的消除线圈(C2);固定于绕线管(10)的相互不同的位置的磁传感器(S1、S21~S24);以及反馈电路(31),其通过根据磁传感器(S1)的输出信号使消除电流流过消除线圈(C2),来抵消消除空间的环境磁场。磁传感器(S21~S24)配置于消除空间内。这样,对于磁传感器(S1、S21~S24)使用共用的消除线圈(C2),因此能够削减部件数量,并且能够简化电路结构。
-
公开(公告)号:CN115698740A
公开(公告)日:2023-02-03
申请号:CN202180039882.0
申请日:2021-05-27
Applicant: TDK株式会社
IPC: G01R33/025 , H10N50/10 , G01R33/09
Abstract: 本发明的目的在于,在将磁场检测装置呈阵列状排列的情况下使磁场检测装置的个数和布局的变更变得容易。磁场检测装置(1)包括:卷绕于绕线架(10)的消除线圈(C2);固定于绕线架(10)、从与轴向垂直的方向覆盖消除线圈(C2)的罩盖部件(100);和固定于绕线架(10)或罩盖部件(100)的磁传感器(S21~S24)。罩盖部件(100)具有沿z轴方向延伸且彼此位于相反侧的侧面(110、120)。在侧面(110、120)分别设置有第一和第二卡合部,第一卡合部的形状是能够与第二卡合部的形状卡合的形状。由此,能够排列任意个数的磁场检测装置。
-
公开(公告)号:CN116075734A
公开(公告)日:2023-05-05
申请号:CN202180056711.9
申请日:2021-08-03
Applicant: TDK株式会社
IPC: G01R33/02
Abstract: 本发明的磁传感器控制间隙的大小,以提高组装时的作业效率,且尽可能缩小传感器芯片的元件形成面和集磁体的间隙,并且将产品间的偏差收敛于一定的范围内。磁传感器(10)具备以元件形成面(20a)相对于基板(2)的表面垂直的方式搭载于基板的传感器芯片(20)、和以表面(31)与元件形成面(20a)相对的方式搭载于基板的集磁体(30)。集磁体(30)具有位于表面(31)的相反侧的表面(32),表面(31、32)两者被平坦化。由此,缩小元件形成面(20a)和集磁体(30)的间隙,并且产品间的偏差降低。而且,因为表面(32)也被平坦化,所以在向基板(2)搭载集磁体(30)时,相对于传感器芯片的方向性不存在,也提高组装时的作业效率。
-
公开(公告)号:CN114902061A
公开(公告)日:2022-08-12
申请号:CN202080090670.0
申请日:2020-12-04
Applicant: TDK株式会社
Abstract: 本发明要解决的技术问题是,在包括磁阻带和铁磁性膜的磁传感器中,通过使磁阻带与铁磁性膜磁耦合,提高施加至磁阻元件的磁偏置。解决手段是,磁传感器(1)具备:磁阻带(S);覆盖磁阻带(S)的绝缘膜(13);和铁磁性膜(M1、M2),其设置在绝缘膜(13)上,隔着在y方向上延伸的磁隙(G)在x方向上排列。铁磁性膜(M1、M2)隔着绝缘膜(13)与多个硬磁性体(H)重叠。由此,因为相邻的2个硬磁性体(H)经铁磁性膜(M1、M2)磁耦合,所以,不使硬磁性体(H)大型化就能够提高施加至磁阻元件(R)的磁偏置。
-
公开(公告)号:CN114730831A
公开(公告)日:2022-07-08
申请号:CN202080080483.4
申请日:2020-07-30
Applicant: TDK株式会社
IPC: H01L43/08
Abstract: 本发明提供一种可进行闭环控制的小型的磁传感器。磁传感器(1)具备:传感器芯片(20),其以元件形成面相对于基板(10)的表面垂直或者具有规定的倾斜度的方式搭载于基板(10)的表面(11);外部磁性体(31),其搭载于基板(10)的表面(11)并且将检测对象磁场聚磁于感磁元件;以及补偿线圈(41),其被卷绕于外部磁性体(31)。这样,由于补偿线圈(41)卷绕于外部磁性体(31),因此,能够取消施加于感磁元件的磁场,并且能够防止外部磁性体(31)的磁饱和。
-
-
-
公开(公告)号:CN113474670A
公开(公告)日:2021-10-01
申请号:CN202080016410.9
申请日:2020-02-10
Applicant: TDK株式会社
Inventor: 龟野诚
Abstract: 本发明一边抑制磁传感器的制造成本的增大,一边尽量减小传感器芯片的元件形成面与聚磁体的间隙,并且控制间隙的大小,以使产品间的偏差收敛于一定的范围内。本发明提供一种磁传感器,具备:以元件形成面(20a)相对于基板(2)垂直的方式搭载的传感器芯片(20);以及以表面(31)与基板(2)相对且表面(32)与元件形成面(20a)相对的方式搭载的聚磁体(30)。聚磁体(30)的表面(31)、(32)的平坦性比其它表面的平坦性高。
-
公开(公告)号:CN118613734A
公开(公告)日:2024-09-06
申请号:CN202280090495.4
申请日:2022-01-31
Applicant: TDK株式会社
Abstract: 本发明的技术问题是,在具备卷绕了补偿线圈的外部磁性体的磁传感器中降低干扰噪声的影响。其技术手段为,磁传感器(100)具备将检测对象磁场集磁于磁敏元件的外部磁性体(30)和补偿线圈(C)。补偿线圈(C)具有卷绕于外部磁性体(30)的周围的螺线管部(C0)、和将螺线管部(C0)的两端分别与连接销(P1)、(P2)连接的引出部(C1)、(C2)。引出部(C2)经由螺线管部(C0)的内径区域与连接销(P2)连接。由此,第二引出部难以作为天线发挥作用,因此能够降低干扰噪声的影响。
-
公开(公告)号:CN116075735A
公开(公告)日:2023-05-05
申请号:CN202180056999.X
申请日:2021-08-03
Applicant: TDK株式会社
IPC: G01R33/02
Abstract: 本发明的磁传感器以将产品间的偏差收敛于一定的范围内的方式,基于集磁体的表面性,控制产生于元件形成面和集磁体之间的间隙的大小。具备以元件形成面(20a)相对于基板(2)垂直的方式搭载的传感器芯片(20)和以表面(31)与基板(2)相对且表面(32)与元件形成面(20a)相对的方式搭载的集磁体(30)。集磁体(30)中,表面(32)的算术平均波度Wa为0.1μm以下。这样,如果与元件形成面(20a)相对的集磁体(30)的表面(32)的算术平均波度Wa被平坦化为0.1μm以下,则能够大幅降低元件形成面(20a)和集磁体(30)的间隙引起的检测灵敏度的降低,并且可以大幅抑制产品间的检测灵敏度的偏差。
-
-
-
-
-
-
-
-
-