公开(公告)号：CN102511022A

公开(公告)日：2012-06-20

申请号：CN201080040386.9

申请日：2010-06-08

Applicant: 夏普株式会社

Inventor： 臼仓奈留 ,  加藤浩巳 ,  杉田靖博 ,  田中耕平 ,  山本薰 ,  C·布朗

IPC: G06F3/041 ,  G02F1/133 ,  G09G3/20 ,  G09G3/34 ,  G09G3/36 ,  H04N1/028

CPC classification number: G06F3/042 ,  G06F3/0416 ,  G09G3/3406 ,  G09G2360/144

Abstract: 在像素区域配置有多个传感器像素电路，传感器像素电路探测背光源点亮时的光量与光源熄灭时的光量之差。使背光源在1帧期间点亮和熄灭各多次，并行地分别按线顺序进行针对传感器像素电路的复位和从传感器像素电路的读出，且分别进行大致1帧期间。可以将单独地探测光源点亮时的光量和光源熄灭时的光量的2种传感器像素电路在像素区域配置多个，使用差分电路求出2种光量之差。由此，提供具有不依赖于光环境的输入功能的显示装置。

公开(公告)号：CN1426113A

公开(公告)日：2003-06-25

申请号：CN02154596.0

申请日：2002-12-10

Applicant: 夏普株式会社

Inventor： 上田直树 ,  杉田靖博 ,  山内祥光

IPC: H01L27/10 ,  H01L29/788 ,  H01L21/8239

CPC classification number: H01L27/11521 ,  H01L27/115 ,  H01L29/66825

Abstract: 一种非易失性半导体存储器包括：在半导体衬底上的至少一个第一栅电极，其间插有作为隧道氧化膜的第一绝缘膜，作为浮栅；沿沟道长度方向第一栅电极的两个侧壁上的侧壁间隔；通过第一栅电极的侧面，在半导体衬底的表面层中，由与半导体衬底导电类型不同的导电类型的杂质扩散区形成的位线，其中，所述位线包括采用第一栅电极作为掩膜，以自对准方式形成的第一位线和采用第一栅电极和侧壁间隔作为掩膜，以自对准方式形成的第二位线。