公开(公告)号：CN1943097B

公开(公告)日：2010-05-05

申请号：CN200580008091.2

申请日：2005-03-01

Applicant: ST微电子公司

Inventor： 克劳迪奥·艾德拉格纳

IPC: H02M1/32

CPC classification number: H02M1/32

Abstract: 本发明涉及开关电源，尤其涉及用于保护开关电源中的反馈环路避免发生故障的方法和相关电路。更具体地说，它涉及一种用于识别输出处的过高电压状态的电路。在一个实施例中，用于保护开关电源中的反馈环路避免发生故障的电路包括：用于产生与所述开关电源的输出电压成比例的电压的部件(vaux R1，R2)；用于将所述与输出电压成比例的电压与参考电压进行比较的比较器(15)；被连接到所述比较器的计数器(17)，当所述与输出电压成比例的电压超过所述参考电压达预设次数时，能提供输出信号；所述输出信号是所述反馈环路故障的指示。

公开(公告)号：CN100505148C

公开(公告)日：2009-06-24

申请号：CN200510096677.0

申请日：2005-08-31

Applicant: ST微电子公司

Inventor： 丹尼洛·马斯科洛 ,  詹弗兰科·切罗福利尼 ,  詹圭多·里佐托

IPC: H01L21/00

CPC classification number: H01L21/0337 ,  H01L21/0338 ,  Y10S977/70 ,  Y10S977/701

Abstract: 一种用于实现纳米器件的接纳结构(A，B)的方法，所述方法包含以下步骤。在第一材料的基片(10)的上表面(12)上沉积具有至少一个侧壁(18)的块种晶(15)。在所述表面(12)的至少一个部分上和块种晶(15)上沉积第二材料的预定厚度的第一层(20)，随后选择性地和各向异性地蚀刻它，以实现和侧壁(18)相邻的间隔物种晶(22)。然后所述方法重复步骤n次，n＞＝2，所述步骤包含在基片(10)上沉积预定材料的层(20，30)，随后是该层的选择性的和各向异性的蚀刻，以实现至少一个相关的间隔物(25，35)。该预定的材料对每对连续的沉积是不同的。上述n个步骤规定了至少一个多层体(50，150，250)。然后所述方法提供以下的步骤：选择性地蚀刻多层体(50，150，250)，以去除一部分间隔物，以实现至少一组多个纳米接纳座(40)，剩余的一部分间隔物实现了用于所述接纳座(40)中接纳的多个分子晶体管的接触终端。

公开(公告)号：CN100452429C

公开(公告)日：2009-01-14

申请号：CN03826494.3

申请日：2003-05-19

Applicant: ST微电子公司

Inventor： 西萨尔·龙西斯瓦尔

IPC: H01L29/745 ,  H01L21/332

CPC classification number: H01L29/66378 ,  H01L29/7455

Abstract: 一种由在第一和第二导电端子(A、S)之间串联的半导体闸流管(25)和MOSFET晶体管(26)形成的功率器件(1)。该功率器件(1)还具有连接到MOSFET晶体管(26)的绝缘栅极电极(20)并接收用于关断该器件的控制电压的控制端子(G)，以及具有连接到半导体闸流管(25)用于在关断期间快速提取电荷的第三导电端子(B)。由此，在关断时，没有电流拖尾，关断非常地快。该功率器件没有寄生部件，由此具有非常高的反向偏置安全区(RBSOA)。

公开(公告)号：CN101167240A

公开(公告)日：2008-04-23

申请号：CN200580026682.2

申请日：2005-08-04

Applicant: ST微电子公司

Inventor： 阿兰·贝利

IPC: H02M3/335

CPC classification number: H02M3/33523 ,  H02M1/32

Abstract: 本发明涉及一种检测切换式电源供电的负载上的过载的电路(30)，其包括：基于负载的供电电压的第一电压对第一阈值(VFB)的第一比较器(25)，用于向控制该切换式电源的脉冲发生器(6)提供调节信号(CT)；第二电压对第二阈值(VOLV)的第二比较器(31)，用于提供指示存在过载的信号(OVL)；以及，装置(C33，34，35，M35)，用于通过比第二阈值低但比第一阈值高的第三阈值(VINI)自动控制所述第二电压，并且用于只要保持所述自动控制就去激励该第二比较器。

公开(公告)号：CN101038782A

公开(公告)日：2007-09-19

申请号：CN200710088583.8

申请日：2007-03-16

Applicant: ST微电子公司

Inventor： 丹尼尔·维默卡蒂 ,  史蒂芬·施派尔斯 ,  柯拉多·维拉 ,  尤里·扎姆贝里

IPC: G11C7/10 ,  G11C16/06

CPC classification number: H03K5/15013

Abstract: 由输入缓冲器和金属线引入的累积延迟影响可以按照下述被大大减小，所述金属线分配缓冲的外部控制信号到多个同步和/或使能电路，以便和集成装置进行数据传送：使施加在被分配的焊盘上的外部信号通过足够大尺寸(导电率)的金属线未被缓冲的焊盘上，使得引入可被忽略的传播延迟，尽管达到规定的最大允许输入焊盘电容，并对集成装置的数据传送的多个同步电路与/或使能电路的每一个设置本地专用输入缓冲器，在其上施加存在于所述分配金属线上的外部信号的缓冲的复制品。

公开(公告)号：CN1866492A

公开(公告)日：2006-11-22

申请号：CN200610071686.9

申请日：2006-03-28

Applicant: ST微电子公司

Inventor： 琼-露易斯·夏奥德奥

IPC: H01L21/68 ,  H01L21/50 ,  H01L21/00 ,  H01L23/544

CPC classification number: H01L21/681 ,  H01L21/67259 ,  H01L21/67282 ,  H01L21/68 ,  H01L23/544 ,  H01L2223/5442 ,  H01L2223/54426 ,  H01L2223/54433 ,  H01L2223/54473 ,  H01L2924/0002 ,  H01L2924/00

Abstract: 一种用于将集成电路芯片拾放设备对准于承载这些电路的晶片的原点的方法和系统，包括在所述晶片上光学搜索在集成电路的制造过程中形成于参考芯片上的至少一个参考图案，所述参考图案不同于其它芯片的可光学识别的图案。

公开(公告)号：CN1835247A

公开(公告)日：2006-09-20

申请号：CN200510121726.1

申请日：2005-12-15

Applicant: ST微电子公司

Inventor： 塞缪尔·蒙纳德

IPC: H01L29/66

CPC classification number: H01L29/747 ,  H01L29/7404

Abstract: 一种电压控制的垂直双向单片开关，参考关于开关的后表面，从低掺杂N型半导体基底上形成，其中控制结构包括在前表面侧的第一P型阱，在第一P型阱中形成有一个N型区域，并且还包括形成了MOS晶体管的第二P型阱，第一P型阱和MOS晶体管的栅极连接到控制端，所述N型区域连接到MOS晶体管的主端子，并且MOS晶体管的第二主端子连接到开关的后表面电压。

公开(公告)号：CN1263117C

公开(公告)日：2006-07-05

申请号：CN02105498.3

申请日：2002-04-05

Applicant: ST微电子公司

Inventor： 里夏尔·富尔内尔 ,  西里尔·德雷 ,  德尼埃尔·卡斯帕

IPC: H01L21/82

CPC classification number: G11C16/0416 ,  G11C16/0408

Abstract: 以电气方式清除存储单元，例如，其方式是向基片施加比施加于源极的电压VS与施加于漏极的电压ND中的较低的电压至少高4伏的电压VB，并且VB低于预定的极限值，高于比值单元就会被毁。

公开(公告)号：CN1777996A

公开(公告)日：2006-05-24

申请号：CN03826494.3

申请日：2003-05-19

Applicant: ST微电子公司

Inventor： 西萨尔·龙西斯瓦尔

IPC: H01L29/745 ,  H01L21/332

CPC classification number: H01L29/66378 ,  H01L29/7455

Abstract: 一种由在第一和第二导电端子(A、S)之间串联的半导体闸流管(25)和MOSFET晶体管(26)形成的功率器件(1)。该功率器件(1)还具有连接到MOSFET晶体管(26)的绝缘栅极电极(20)并接收用于关断该器件的控制电压的控制端子(G)，以及具有连接到半导体闸流管(25)用于在关断期间快速提取电荷的第三导电端子(B)。由此，在关断时，没有电流拖尾，关断非常地快。该功率器件没有寄生部件，由此具有非常高的反向偏置安全区(RBSOA)。

公开(公告)号：CN1755937A

公开(公告)日：2006-04-05

申请号：CN200510096669.6

申请日：2005-08-31

Applicant: ST微电子公司

Inventor： 丹尼洛·马斯科洛 ,  詹弗兰科·切罗福利尼 ,  詹圭多·里佐托

IPC: H01L29/06 ,  H01L21/00

CPC classification number: H01L51/0021 ,  G11C2213/77 ,  H01L27/285 ,  H01L51/0595 ,  Y10S257/90 ,  Y10S977/712 ,  Y10S977/72 ,  Y10S977/722 ,  Y10S977/723

Abstract: 一种纳米组件的接纳结构，包括：基片(1)，第一多间隔物层(70)，其包含第一多个间隔物(5a)，所述第一多个间隔物(5a)包括相互平行的第一导电间隔物(5a)，以及至少一个第二多间隔物层(71)，其在所述第一多间隔物层(70)上实现，并且包含第二多个间隔物(7)，所述第二多个间隔物(7)和所述第一多个间隔物(5a)横向地布置，并且至少包括不连续的下绝缘层(8)和上层，所述上层依次包含第二导电间隔物(11a)。特别地，第二多间隔物层(71)的每对间隔物(7)和第一多间隔物层(70)的间隔物(5a)限定了至少具有第一和第二导电终端(13a，13b)的多个纳米接纳座(15)，所述第一和第二导电终端(13a，13b)由在接纳座(15)中面对的第一导电间隔物(5a)和第二导电间隔物(11a)的部分实现。同样说明了用于制造这样的结构的方法。