-
公开(公告)号：CN101194235A
公开(公告)日：2008-06-04
申请号：CN200580050046.3
申请日：2005-12-26
Applicant: 松下电器产业株式会社
CPC classification number: G06F13/1605 , Y02D10/14
Abstract: 由仲裁电路(20)对从访问电路(30、40)发出的访问请求进行仲裁后对存储装置(10)进行访问，而由仲裁电路(21)对从访问电路(30、40)发出的访问请求进行仲裁后对存储装置(11)进行访问。
-
公开(公告)号：CN101094360A
公开(公告)日：2007-12-26
申请号：CN200710129246.9
申请日：2007-03-23
Applicant: 索尼株式会社
Inventor： 后田薰
CPC classification number: G06F13/1605
Abstract: 提供了一种存储装置。该存储装置包括：多个端口，用于第一类访问、具有长于第一类访问的频带保障访问时间段的第二类访问、以及其它类访问；以及访问控制器。该访问控制器配置为，通过在时间轴上连接具有频带保障访问时间段内的时间帧的第一类访问的多个间隙单元来准备总进度，获得第二类访问的访问时间段内的频带保障访问时间段，以及向关于第一类访问的端口的一个间隙单元分配一个时隙，并且向关于在多个端口中的第二类访问的端口的总进度的一个时间段分配一个时隙。
-
公开(公告)号：CN100354843C
公开(公告)日：2007-12-12
申请号：CN03811761.4
申请日：2003-05-22
Applicant: 皇家飞利浦电子股份有限公司
Inventor： J·A·J·莱坦
IPC: G06F13/16
CPC classification number: G11C7/1075 , G06F13/1605
Abstract: 一种计算机存储器装置，包括多个第一输入端口装置(17-19)，其通过第一路由器装置(32)共同耦合以便选择地馈送至多个第二存储器模块(20-24)。其还包括由所述多个第二存储器模块(20-24)共同馈送的输出端口装置。特别地，所述计算机存储器装置包括存取检测装置(36-40)，用于检测对于特定存储器模块，经过多于所述多个第一输入端口装置(17-19)其中一个而发生的同时且冲突的存取，因此用于允许所述同时且冲突的存取之中的仅仅单一一个，同时产生停顿信号(65A)用于将强制性停顿信号(65A)发信令给与另一请求有关的任何请求源。
-
公开(公告)号：CN1311357C
公开(公告)日：2007-04-18
申请号：CN99815652.3
申请日：1999-11-15
Applicant: 因芬尼昂技术股份公司
CPC classification number: G06F13/1621 , G06F12/0215 , G06F13/1605 , G06F13/1626
Abstract: 一种通用资源访问控制器(104)连接到请求系统(102)和资源(108)，所以当请求的系统(102)期望访问资源(108)时，请求系统(102)就生成资源访问请求，传送到通用资源控制器(104)。通用资源控制器(104)，依次地，使用所请求的资源的具体的特征操作参数以及请求的资源的当前状态生成相应的排序的通用访问请求指令，适合用来访问请求系统(102)所要求的资源(108)。
-
公开(公告)号：CN1307556C
公开(公告)日：2007-03-28
申请号：CN03806301.8
申请日：2003-03-18
Applicant: 松下电器产业株式会社
Inventor： 富田泰之
CPC classification number: G06F13/1605 , G06F13/18
Abstract: 本发明提供能够不使存储器存取失败，可以由多个处理单元进行存储器存取的信息处理装置。在信息处理装置(101)中，备有用存取要求控制电路(22)调整对综合存储器(5)的多个存取要求，发行规定数量的存取要求的前段处理单元(3)、向综合存储器(5)发行多个存取要求的后段处理单元(4)、和调整来自前段处理单元(3)和后段处理单元(4)的存取要求，将某个存取要求输出到综合存储器(5)的综合存储器控制电路(18)，基于各存取因素的周期性和存取目的地地址的规则性对存取要求控制电路(22)和综合存储器控制电路(18)进行调整。
-
Patent Agency Ranking
公开(公告)号：CN1282925C
公开(公告)日：2006-11-01
申请号：CN99815653.1
申请日：1999-11-15
Applicant: 因芬尼昂技术股份公司
IPC: G06F12/00
CPC classification number: G06F13/1605 , G06F12/0215 , G06F13/1621 , G06F13/1626 , G06F13/1631
Abstract: 描述了一种方法，通过存储器控制器(904)加速包括在多存储体型存储器(908)中的存储体内的存储页的存储器访问速度。输入的系统地址被存储器控制器(904)接收，包括请求的存储体编号和请求的页编号。随后，在包括在定位的页寄存器内的存储的页地址与请求的页地址相比较之后，相应请求的存储体的页寄存器编号被定位。然后，当存储的页地址与请求的存储体的请求的页地址相匹配时，就访问对应请求的存储体编号的存储体内的请求的页。
-
公开(公告)号：CN1790302A
公开(公告)日：2006-06-21
申请号：CN200510131710.9
申请日：2005-12-13
Applicant: 索尼株式会社
IPC: G06F13/18
CPC classification number: G06F13/1605 , G06F3/0613 , G06F3/0659 , G06F3/0689
Abstract: 提供一种当多个处理器访问存储器时可提高对存储器的访问效率的数据处理系统。一个输入/输出处理设备执行的仲裁程序为对RAID的访问请求确定优先级，以将具有最高优先级的访问许可给予与再现端口相联系的访问请求。仲裁程序向其他输入/输出处理设备执行的已仲裁程序通知确定的结果。
-
公开(公告)号：CN1770130A
公开(公告)日：2006-05-10
申请号：CN200510114389.3
申请日：2005-10-24
Applicant: 松下电器产业株式会社
CPC classification number: G06F13/1605 , G06F13/4031
Abstract: 本发明涉及一种能够根据简单设置来保证数据传输带宽的总线控制器件。第一仲裁单元(11)获取表示在各时间S1在第一器件(91)和第二器件(92)之间请求数据量D的数据传输的带宽信息。第一仲裁单元(11)进行设置将第一总线的使用权赋予第一器件(91)一段能够满足在时间S1内传输数据量D的时间段，并将该带宽信息通知第二仲裁单元(12)。基于该通知的带宽信息，第二仲裁单元(12)进行设置将第二总线的使用权赋予桥单元(21)一段适于在时间S2内传输数据量D的时间段，该时间S2小于或等于时间S1。第一仲裁单元(11)和第二仲裁单元(12)根据各自的设置仲裁第一总线和第二总线的使用权。
-
公开(公告)号：CN1643502A
公开(公告)日：2005-07-20
申请号：CN03806301.8
申请日：2003-03-18
Applicant: 松下电器产业株式会社
Inventor： 富田泰之
CPC classification number: G06F13/1605 , G06F13/18
Abstract: 本发明提供能够不使存储器存取失败，可以由多个处理单元进行存储器存取的信息处理装置。在信息处理装置(101)中，备有用存取要求控制电路(22)调整对综合存储器(5)的多个存取要求，发行规定数量的存取要求的前段处理单元(3)、向综合存储器(5)发行多个存取要求的后段处理单元(4)、和调整来自前段处理单元(3)和后段处理单元(4)的存取要求，将某个存取要求输出到综合存储器(5)的综合存储器控制电路(18)，基于各存取因素的周期性和存取目的地地址的规则性对存取要求控制电路(22)和综合存储器控制电路(18)进行调整。
-
公开(公告)号：CN1614572A
公开(公告)日：2005-05-11
申请号：CN200410084902.4
申请日：2004-10-10
Applicant: 松下电器产业株式会社
Inventor： 田中和久
IPC: G06F12/00
CPC classification number: G06F13/1605
Abstract: 有复数个功能块排他性地使用内存等的共有电路的调节电路中，取消一度许可了的存取要求，不使优先顺序高的存取要求等待，有效地调节复数个存取要求。步骤503中来自功能块的存取预约要求被发行，在步骤S504中这个存取要求被预约。其后，步骤505中，来自其他功能块的存取要求被发行，在步骤506中，判断来自上述两个功能块的存取预约要求和存取要求的其中一个优先，例如，来自上述其他功能块的存取要求是优先顺序低的情况下，在步骤508中使存取预约要求优先，而让进行了这个存取预约要求的功能块的存取要求等待。
-
-
-
-
-
-
-
-
-
Search Results
177
records
(took 0.038 seconds)
