公开(公告)号：CN109313557A

公开(公告)日：2019-02-05

申请号：CN201780035842.2

申请日：2017-05-03

Applicant: 英特尔公司

Inventor： J·雷 ,  A·R·阿普 ,  J·A·瓦莱里奥 ,  B·纳拉希姆哈斯瓦米

IPC: G06F9/38 ,  G06T1/20

CPC classification number: G06F9/3887 ,  G06F12/0806 ,  G06F12/084 ,  G06F13/1605 ,  G06F2212/314

Abstract: 一个实施例提供了一种图形处理器，包括：第一逻辑，与第一执行单元耦合，所述第一逻辑用于接收来自所述第一执行单元的第一单指令多数据(SIMD)消息；第二逻辑，与第二执行单元耦合，所述第二逻辑用于接收来自所述第二执行单元的第二SIMD消息；以及第三逻辑，与共享本地存储器(SLM)的存储体耦合，所述第三逻辑用于接收来自所述第一逻辑的用于访问SLM的所述存储体的第一请求、来自所述第二逻辑的用于访问SLM的所述存储体的第二请求，并且用于在单个访问周期内针对所述第一请求将读取访问调度至读取端口以及针对所述第二请求将写入访问调度至写入端口。

公开(公告)号：CN109240954A

公开(公告)日：2019-01-18

申请号：CN201710554148.3

申请日：2017-07-10

Applicant: 恩智浦美国有限公司

Inventor： 梅汪生 ,  石刚 ,  吴崑

IPC: G06F13/28

CPC classification number: G06F13/28 ,  G06F13/1605 ,  G06F13/4022 ,  G06F13/4282 ,  G06F2213/2804

Abstract: 本公开涉及具有触发序列发生器的DMA控制器。DMA控制器包括内置的计时序列发生器，该内置的计时序列发生器允许DMA控制器周期性地和/或非等距地触发数据移动，而不会唤醒CPU或其它外设。

公开(公告)号：CN108710587A

公开(公告)日：2018-10-26

申请号：CN201810563425.1

申请日：2018-06-04

Applicant: 中国电子科技集团公司第十四研究所

Inventor： 凌元 ,  吴甜 ,  韩文俊 ,  吴沁文

IPC: G06F13/16

CPC classification number: G06F13/1668 ,  G06F13/1605

Abstract: 本发明公开了一种基于AXI总线的信号处理FPGA通用处理架构系统及方法，包括通用接口，用于外部数据的接收以及FPGA信号处理结果数据的发送；系统控制模块，完成系统控制信息的读取、解析，用于控制FPGA工程内信号处理算法的运行；算法链集合模块，完成待处理数据和控制命令的读取，完成信号处理的工作；交换开关，用于对通用接口、系统控制模块、算法链集合模块内的算法链进行读写DDR和数据交换进行仲裁。本发明采用标准AXI接口和交换开关仲裁机制完成数据的收发和DDR读写的访问，通过灵活的算法链扩展以及算法链内部模块算法的增加和裁剪，满足日益复杂的雷达信号处理要求的同时，解决基于FPGA的大型信号处理工程设计极度复杂的难题。

公开(公告)号：CN108363669A

公开(公告)日：2018-08-03

申请号：CN201810062812.7

申请日：2018-01-23

Applicant: 佳能株式会社

Inventor： 合田淳一 ,  新藤泰士

IPC: G06F13/16 ,  G06F13/28 ,  G06F13/364

CPC classification number: G06F13/30 ,  G06F13/1605 ,  G06F13/1657 ,  G06F13/18 ,  G06F13/34 ,  G06F13/362 ,  G06F13/364 ,  G06F15/167 ,  H04N1/40

Abstract: 本发明涉及存储器访问系统、其控制方法、存储介质及图像形成装置。为了实现本发明，该存储器访问系统监视表示在存储器与多个主设备之间使用的总的存储带宽的使用存储带宽，并且确定使用存储带宽是否大于等于第一阈值。基于上述确定结果，该存储器访问系统还限制多个主设备当中的低优先级的主设备对存储器的访问。

公开(公告)号：CN107239413A

公开(公告)日：2017-10-10

申请号：CN201710187767.3

申请日：2017-03-27

Applicant: 想象技术有限公司

Inventor： 马克·兰德斯 ,  约翰·马丁·罗宾逊

IPC: G06F12/0871 ,  G06F12/0873

CPC classification number: G06F9/467 ,  G06F9/45558 ,  G06F12/0811 ,  G06F12/0831 ,  G06F12/0891 ,  G06F12/0897 ,  G06F12/1027 ,  G06F12/1063 ,  G06F13/1605 ,  G06F2009/45583 ,  G06F2212/1008 ,  G06F2212/1024 ,  G06F2212/60 ,  G06F2212/621 ,  G06F2212/684 ,  G06F12/0871 ,  G06F12/0873

Abstract: 本发明涉及处理存储器请求。描述了转换器模块，该转换器模块对由高速缓存(例如，片上高速缓存)发出的存储器请求进行处理，其中这些存储器请求包括在虚拟存储器空间内定义的存储器地址。转换器模块接收这些请求、发出每个具有事务标识符的请求并使用该标识符来跟踪存储器请求的状态。转换器模块向存储器管理单元发送地址转换的请求，并且在转换在存储器管理单元中不可用的情况下从存储器管理单元接收另外的存储器请求。存储器请求经由总线被发到存储器，并且一旦从存储器接收到响应，则释放用于请求的事务标识符。当将存储器请求发到总线上时，从存储器管理单元接收的存储器请求可以优先于从高速缓存接收的存储器请求。

公开(公告)号：CN104750640B

公开(公告)日：2017-09-15

申请号：CN201410840151.8

申请日：2014-12-30

Applicant: 创意电子股份有限公司 ,  台湾积体电路制造股份有限公司

Inventor： 陈昭宇 ,  范姜敏容 ,  黄荣吉

IPC: G06F13/32

CPC classification number: G06F13/16 ,  G06F3/061 ,  G06F3/0638 ,  G06F3/0673 ,  G06F13/1605 ,  G06F13/1684

Abstract: 本发明公开一种在多个通道之间存取一个资源的仲裁方法和装置，其中，在多个通道之间存取一个资源的仲裁方法包括以下步骤：提供每个通道一个背对背地址计数器，对每个背对背地址计数器设定一个初始值和一个预设临界值，其中，依据每一个通道对资源的存取动作来更新每一背对背地址计数器；以及，以一个连续范围的设定值设定一个通道连续存取该资源的连续次数上限；当一个通道背对背地址计数器的值高于该通道的预设临界值时，使用该通道的连续存取次数为该通道所设定的连续次数上限。

公开(公告)号：CN103955445B

公开(公告)日：2017-04-05

申请号：CN201410182569.4

申请日：2014-04-30

Applicant: 华为技术有限公司

Inventor： 李楠 ,  王临春 ,  陈洪飞

IPC: G06F15/163 ,  G06F9/46

CPC classification number: G06F15/80 ,  G06F9/38 ,  G06F9/3826 ,  G06F9/3828 ,  G06F13/1605 ,  G06F13/4031 ,  G06F15/163 ,  G06F15/17 ,  G06F15/825 ,  G06F2207/3868

Abstract: 本申请公开了一种数据处理方法、处理器及数据处理设备。该方法包括：仲裁器向第一处理电路发送数据D(a,1)；第一处理电路通过对数据D(a,1)处理得到数据D(1,2)，第一处理电路是m个处理电路中的一个处理电路；第一处理电路向第二处理电路发送数据D(1,2)；第二处理电路至第m处理电路分别对接收到的数据进行处理；仲裁器接收第m处理电路发送的数据D(m,a)，仲裁器及m个处理电路是处理器中的部件，处理器还包括第m+1处理电路，第一处理电路至第m+1处理电路中的每个处理电路能够接收仲裁器发送的第一待处理数据，并对第一待处理数据进行处理。上述方案有助于提高数据处理的效率。

公开(公告)号：CN105874438A

公开(公告)日：2016-08-17

申请号：CN201580003590.6

申请日：2015-01-21

Applicant: 桑迪士克科技有限责任公司

Inventor： L.M.帕克 ,  S.A.戈罗贝茨 ,  A.D.班尼特 ,  L.帕特尔

IPC: G06F12/02 ,  G06F12/06 ,  G06F13/16

CPC classification number: G11C16/08 ,  G06F3/061 ,  G06F3/0658 ,  G06F3/0688 ,  G06F12/0207 ,  G06F12/0246 ,  G06F12/0646 ,  G06F13/1605 ,  G06F13/1647 ,  G11C16/12 ,  G11C16/3495

Abstract: 一种裸芯分配方案，将数据具有一些随机性地以其被接收的次序发送到多个存储器裸芯。随机化事件，诸如跳过裸芯或反转方向，通过在随机化事件之间使用的确定性的分配方案在间隔处发生。随机化事件之间的间隔可以是随机的长度或者固定的长度。

公开(公告)号：CN105868134A

公开(公告)日：2016-08-17

申请号：CN201610231074.5

申请日：2016-04-14

Applicant: 烽火通信科技股份有限公司

Inventor： 韩震

IPC: G06F13/16 ,  G06F13/18

CPC classification number: G06F13/1678 ,  G06F13/1605 ,  G06F13/18

Abstract: 本发明公开了一种高性能多口DDR控制器及其实现方法，涉及数据通信领域。该高性能多口DDR控制器包括本地总线与读写报文转换模块、用户接口与读写报文转换模块、读/写报文下行仲裁模块、读回复数据报文上行端口选择模块、读写报文与DDR接口转换模块、DDR接口模块。本发明中多用户口共享DDR接口的架构更具经济性与灵活性，极大节省了管脚资源和逻辑资源，简化了设计难度。

公开(公告)号：CN102112973B

公开(公告)日：2016-04-13

申请号：CN201080002258.5

申请日：2010-06-04

Applicant: 松下知识产权经营株式会社

Inventor： 森本高志 ,  渡边义治 ,  山田隆史 ,  桥本隆 ,  浅井幸治

IPC: G06F13/362 ,  G06F12/00

CPC classification number: G06F13/1605 ,  G06F13/362 ,  Y02D10/14

Abstract: 在层次化后的协调装置中，各层次的协调装置在本装置所属的层次上，选择优先级第1高的资源利用请求和优先级第2高的资源利用请求，输出至上位侧层次的协调装置。另外，最上位层次的协调装置在将优先级第1高的资源利用请求作为最优先资源利用请求输出到资源控制部的情况下，从资源控制部接收其资源利用请求已受理之意的信号时，输出优先权第2高的资源利用请求，来作为下一最优先资源利用请求。