公开(公告)号：CN119181706A

公开(公告)日：2024-12-24

申请号：CN202410807875.6

申请日：2024-06-21

Applicant: 三星电子株式会社

Inventor： 金泰善 ,  李钟振 ,  杰森·马蒂诺 ,  徐康一 ,  洪元赫

IPC: H01L27/088 ,  H01L23/48 ,  H01L21/8234

Abstract: 提供了一种半导体器件及制造该半导体器件的方法。该半导体器件包括：第一源极/漏极区；第二源极/漏极区；沟道结构，将第一源极/漏极区连接到第二源极/漏极区；围绕沟道结构的栅极结构；背面接触结构，在第一源极/漏极区下面，连接到第一源极/漏极区；以及在背面接触结构的横向侧处的第一背面间隔物。

公开(公告)号：CN111951894A

公开(公告)日：2020-11-17

申请号：CN202010401599.5

申请日：2020-05-13

Applicant: 三星电子株式会社

Inventor： 塞尔瓦托·阿库里 ,  安娜希塔·沙耶斯特 ,  杰森·马蒂诺 ,  朗姆达斯·P·卡查尔 ,  斯蒂芬·费舍尔 ,  维杰·巴拉克里什南 ,  亚西尔·扎格鲁

IPC: G16B30/10 ,  G16B50/30

Abstract: 公开了一种固态驱动器和可并行序列比对方法。所述SSD包括：闪存，用于存储数据；SSD控制器，用于管理从闪存读取数据和向闪存写入数据。SSD还可以包括操作以执行检索序列与参考序列的比较的现场可编程门阵列(FPGA)，其中，参考序列存储在闪存中。FPGA可以：识别检索序列与参考序列之间的连续原子匹配；将检索序列划分为检索序列的包括检索序列中的连续原子匹配之前的原子的左侧部分、检索序列的包括检索序列中的连续原子匹配的中心部分以及检索序列的包括检索序列中的连续原子匹配之后的原子的右侧部分；将检索序列的左侧部分与参考序列匹配；以及将检索序列的右侧部分与参考序列匹配。

公开(公告)号：CN110232001A

公开(公告)日：2019-09-13

申请号：CN201910161270.3

申请日：2019-03-04

Applicant: 三星电子株式会社

Inventor： 桑庞·保罗·欧拉利格 ,  佛瑞德·沃里 ,  奥斯卡·P·品托 ,  杰森·马蒂诺

IPC: G06F11/10 ,  G06F21/79

Abstract: 本发明提供一种用于支持现场可编程门阵列(FPGA)固态驱动器(SSD)上的数据保护的存储系统，包含具有连接到现场可编程门阵列的第一组固态驱动器的存储系统。现场可编程门阵列包含第一数据保护控制器，第一数据保护控制器配置成进行以下操作：根据数据保护配置来管理对第一组固态盘的输入/输出请求和来自第一组固态盘的输入/输出请求；根据数据保护配置来生成奇偶校验位；以及将奇偶校验位存储在来自第一组固态驱动器的至少奇偶校验固态驱动器上。

公开(公告)号：CN109101190A

公开(公告)日：2018-12-28

申请号：CN201810554269.2

申请日：2018-05-31

Applicant: 三星电子株式会社

Inventor： 奇亮奭 ,  杰森·马蒂诺

IPC: G06F3/06 ,  H04L29/06

CPC classification number: G06F3/0608 ,  G06F3/0641 ,  G06F3/065 ,  G06F3/0661 ,  G06F3/0679 ,  G06F3/068 ,  G06F12/0246 ,  G06F12/1018 ,  G06F2212/401 ,  G06F2212/7201 ,  G06F3/0638 ,  H04L63/0428

Abstract: 一种用于向包括处理器、易失性存储器和非易失性存储器在内的存储设备写入数据的方法，所述存储设备与主机通信，所述方法包括：由所述处理器接收用于将主机数据写入所述非易失性存储器的命令，所述主机数据与主机标识相关联；由所述处理器计算与所述主机数据相关联的散列值；由所述处理器在对象映射中添加与所述散列值相关联的对象条目，所述对象条目包括所述主机标识和所述散列值；以及由所述处理器识别在去重映射中是否存在与所述散列值相关联的去重条目；以及由所述处理器基于所述识别将存储数据写入到所述非易失性存储器中，所述存储数据与所述主机数据相关联并且与所述主机数据不同。