公开(公告)号：CN112838096A

公开(公告)日：2021-05-25

申请号：CN202011308644.9

申请日：2020-11-20

Applicant: 三星电子株式会社

Inventor： 张起硕 ,  黄昌善 ,  闵忠基 ,  徐基银 ,  林钟欣

IPC: H01L27/11582 ,  H01L27/11573

Abstract: 本发明涉及三维半导体存储器件及其制造方法。该三维半导体存储器件可以被提供，其包括：在第一基板上的外围电路结构，该外围电路结构包括外围电路；在外围电路结构上的第二基板；在第二基板上的电极结构，该电极结构包括堆叠在第二基板上的多个电极；以及穿透电极结构和第二基板的穿透互连结构。该穿透互连结构可以包括下绝缘图案、在下绝缘图案上的模制图案结构、在下绝缘图案与模制图案结构之间的保护图案、以及穿透插塞。该穿透插塞可以穿透模制图案结构和下绝缘图案，并且可以连接到外围电路结构。该保护图案可以处于比电极中的最下面一个的水平低的水平处。

公开(公告)号：CN110880511A

公开(公告)日：2020-03-13

申请号：CN201910837421.2

申请日：2019-09-05

Applicant: 三星电子株式会社

Inventor： 申美笑 ,  闵忠基 ,  金己焕 ,  金相赫 ,  金孝亭 ,  林根元

IPC: H01L27/11529 ,  H01L27/11556 ,  H01L27/11573 ,  H01L27/11582 ,  H01L21/311

Abstract: 本申请提供了包括间隙填充层的装置、形成间隙填充层的方法、以及半导体装置。包括间隙填充层的装置可包括在下层上的上层，其限定从上层的顶表面朝着下层延伸的沟槽，并且间隙填充层可以是填充沟槽的多层结构。间隙填充层可包括：第一介电层，其填充沟槽的第一部分并具有靠近上层的顶表面的顶表面；第二介电层，其填充沟槽的第二部分并具有靠近上层的顶表面并且比第一介电层的顶表面更朝着下层凹陷的顶表面；以及第三介电层，其填充沟槽的剩余部分并覆盖第二介电层的顶表面。

公开(公告)号：CN109427803A

公开(公告)日：2019-03-05

申请号：CN201811018562.3

申请日：2018-08-31

Applicant: 三星电子株式会社

Inventor： 申美笑 ,  权明颜 ,  闵忠基 ,  权炳昊 ,  尹普彦

IPC: H01L27/11524 ,  H01L27/11529 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11582

Abstract: 提供了一种三维半导体存储器件。该器件其可以包括：包括外围电路区域和单元阵列区域的衬底、设置在衬底的外围电路区域上的外围栅堆叠、以及设置在衬底的单元阵列区域上的电极结构。电极结构可以包括下电极、覆盖下电极的下绝缘层、以及在竖直方向上交替地堆叠在下绝缘层上的上电极和上绝缘层。下绝缘层可以从单元阵列区域延伸到外围电路区域以覆盖外围栅堆叠，并且下绝缘层在外围电路区域上的顶面可以高于在单元阵列区域上的顶面。

公开(公告)号：CN117082864A

公开(公告)日：2023-11-17

申请号：CN202310013390.5

申请日：2023-01-05

Applicant: 三星电子株式会社

Inventor： 权烔辉 ,  金孝亭 ,  闵忠基 ,  尹普彦

IPC: H10B41/35 ,  H10B41/27 ,  H10B43/35 ,  H10B43/27 ,  H01L21/762

Abstract: 半导体器件可以包括：栅堆叠，包括交替堆叠的绝缘图案和导电图案；穿透栅堆叠的第一块沟道结构；穿透栅堆叠的第二块沟道结构；以及穿透栅堆叠的隔离结构。隔离结构可以包括：块隔离结构、第一字线隔离结构和第二字线隔离结构。块隔离结构可以包括：第一侧表面，连接到第一字线隔离结构的侧表面；以及第二侧表面，连接到第二字线隔离结构的侧表面，并且第一块沟道结构包括在块隔离结构的第一侧表面与第二侧表面之间的中间沟道结构。

公开(公告)号：CN115497947A

公开(公告)日：2022-12-20

申请号：CN202210664194.X

申请日：2022-06-13

Applicant: 三星电子株式会社

Inventor： 金俊锡 ,  权烔辉 ,  金基雄 ,  闵忠基 ,  片荣范 ,  黄昌善

IPC: H01L27/11524 ,  H01L27/11548 ,  H01L27/11556 ,  H01L27/1157 ,  H01L27/11575 ,  H01L27/11582 ,  H01L25/18

Abstract: 提供了半导体装置和数据存储系统。半导体装置包括：衬底；第一堆叠结构，所述第一堆叠结构包括位于所述衬底上的第一栅电极；以及第二堆叠结构，所述第二堆叠结构位于所述第一堆叠结构上；其中，所述第一堆叠结构包括第一下阶梯区域、第二下阶梯区域和第三下阶梯区域，所述第二堆叠结构包括第一上阶梯区域、第二上阶梯区域、第三上阶梯区域以及穿透所述第二堆叠结构并且位于所述第一下阶梯区域至所述第三下阶梯区域上的至少一个穿通部分，所述第一下阶梯区域具有与所述第一上阶梯区域的形状相同的形状，所述第二下阶梯区域具有与所述第二上阶梯区域的形状相同的形状，并且所述第三下阶梯区域具有与所述第三上阶梯区域的形状相同的形状。

公开(公告)号：CN115440735A

公开(公告)日：2022-12-06

申请号：CN202210219592.0

申请日：2022-03-08

Applicant: 三星电子株式会社

Inventor： 权烔辉 ,  闵忠基

IPC: H01L27/11519 ,  H01L27/11524 ,  H01L27/11531 ,  H01L27/11548 ,  H01L27/11556

Abstract: 提供了一种半导体装置和包括半导体装置的电子系统。所述半导体装置包括：外围电路结构，包括下基底、形成在下基底上的多个电路和连接到所述多个电路的多个布线层；上基底，覆盖外围电路结构，并且包括贯通开口；存储器堆叠结构，包括多条栅极线；存储器单元接触件，穿过所述多条栅极线中的至少一条栅极线，以接触所述多条栅极线之中的一条栅极线，存储器单元接触件通过贯通开口延伸到外围电路结构并且被构造为电连接到所述多个布线层之中的第一布线层；以及多个虚设沟道结构，穿过所述多条栅极线中的至少一条栅极线，以通过贯通开口延伸到外围电路结构。