-
公开(公告)号：CN114914244A
公开(公告)日：2022-08-16
申请号：CN202111219025.7
申请日：2021-10-20
Applicant: 三星电子株式会社
IPC: H01L27/11524 , H01L27/11529 , H01L27/11548 , H01L27/11556 , H01L27/1157 , H01L27/11573 , H01L27/11575 , H01L27/11582
Abstract: 提供了半导体装置和包括半导体装置的电子系统。所述半导体装置包括在基底上的具有单元阵列区域、单元接触区域和虚设区域的上级层。上级层包括：半导体层；单元阵列结构，包括在单元阵列区域的半导体层上顺序堆叠的第一堆叠结构和第二堆叠结构，第一堆叠结构和第二堆叠结构包括堆叠的电极；第一阶梯结构，位于单元接触区域的半导体层上，电极从单元阵列结构延伸到第一阶梯结构中，使得单元阵列结构连接到第一阶梯结构；竖直沟道结构，穿透单元阵列结构；虚设结构，位于虚设区域中，虚设结构与第二堆叠结构处于同一水平，虚设结构包括堆叠的第一层；以及单元接触插塞，设置在单元接触区域中，并且连接到第一阶梯结构。
-
公开(公告)号：CN110931499A
公开(公告)日：2020-03-27
申请号：CN201910869142.4
申请日：2019-09-16
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11582
Abstract: 公开了一种半导体装置。所述半导体装置包括在基底上的堆叠结构。堆叠结构包括阶梯区域和位于阶梯区域之间的中心区域，上绝缘层位于堆叠结构上，覆盖绝缘层位于堆叠结构的阶梯区域上。覆盖绝缘层包括与上绝缘层相邻的第一上端部分和第二上端部分。上绝缘层位于第一上端部分和第二上端部分之间。第一上端部分相对于基底延伸第一高度，第一高度不同于第二上端部分的相对于基底的第二高度。
-
公开(公告)号：CN110931499B
公开(公告)日：2025-03-07
申请号：CN201910869142.4
申请日：2019-09-16
Applicant: 三星电子株式会社
Abstract: 公开了一种半导体装置。所述半导体装置包括在基底上的堆叠结构。堆叠结构包括阶梯区域和位于阶梯区域之间的中心区域，上绝缘层位于堆叠结构上，覆盖绝缘层位于堆叠结构的阶梯区域上。覆盖绝缘层包括与上绝缘层相邻的第一上端部分和第二上端部分。上绝缘层位于第一上端部分和第二上端部分之间。第一上端部分相对于基底延伸第一高度，第一高度不同于第二上端部分的相对于基底的第二高度。
-
公开(公告)号：CN110323226B
公开(公告)日：2023-09-01
申请号：CN201910196960.2
申请日：2019-03-15
Applicant: 三星电子株式会社
IPC: H10B43/35 , H10B43/27 , H01L21/768 , H01L23/538
Abstract: 本发明提供了一种半导体器件，该半导体器件包括：下栅电极，位于衬底上并彼此间隔开；上栅电极，位于下栅电极之上并彼此间隔开；R型焊盘，从下栅电极或上栅电极当中的至少一个电极的一端延伸，并具有比连接到该R型焊盘的下栅电极或上栅电极大的厚度；以及P型焊盘，从下栅电极或上栅电极当中的没有连接到R型焊盘的至少一个电极的一端延伸，并具有与R型焊盘不同的厚度，其中P型焊盘包括连接到下栅电极当中的最上面的下栅电极的第一焊盘。
-
公开(公告)号：CN115206914A
公开(公告)日：2022-10-18
申请号：CN202210370873.6
申请日：2022-04-07
Applicant: 三星电子株式会社
IPC: H01L23/48 , H01L23/522 , H01L23/528 , H01L23/538
Abstract: 一种半导体器件包括：第一衬底；电路元件，在第一衬底上；下互连线，电连接到电路元件；第二衬底，在下互连线上；栅电极，彼此间隔开并沿垂直于第二衬底的上表面的第一方向堆叠在第二衬底上；沟道结构，贯穿栅电极，沿第一方向延伸，以及分别包括沟道层；贯通孔，沿第一方向延伸并将栅电极或沟道结构中的至少一个电连接到电路元件；绝缘区域，围绕贯通孔的侧表面；以及过孔焊盘，在第一方向上位于贯通孔与至少一条下互连线之间，并且在第二方向上与第二衬底间隔开，第二方向平行于第二衬底的上表面。
-
Patent Agency Ranking
公开(公告)号：CN114613780A
公开(公告)日：2022-06-10
申请号：CN202111383294.7
申请日：2021-11-22
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/11568 , H01L27/11573
Abstract: 提供了一种半导体器件、一种制造其的方法和一种包括其的电子系统。所述半导体器件包括：基底，包括单元阵列区域和键区域；堆叠结构，位于单元阵列区域上且包括竖直地堆叠的电极；虚设结构，位于键区域上；垂直沟道结构，穿透堆叠结构以连接基底；虚设柱，穿透第一虚设结构；层间电介质层，位于堆叠结构和虚设结构上，其中，位于虚设结构上的层间电介质层的上部包括与虚设柱竖直地叠置的键图案；以及覆盖层，位于键区域上并覆盖键图案。
-
公开(公告)号：CN110323226A
公开(公告)日：2019-10-11
申请号：CN201910196960.2
申请日：2019-03-15
Applicant: 三星电子株式会社
IPC: H01L27/1157 , H01L27/11582 , H01L21/768 , H01L23/538
Abstract: 本发明提供了一种半导体器件，该半导体器件包括：下栅电极，位于衬底上并彼此间隔开；上栅电极，位于下栅电极之上并彼此间隔开；R型焊盘，从下栅电极或上栅电极当中的至少一个电极的一端延伸，并具有比连接到该R型焊盘的下栅电极或上栅电极大的厚度；以及P型焊盘，从下栅电极或上栅电极当中的没有连接到R型焊盘的至少一个电极的一端延伸，并具有与R型焊盘不同的厚度，其中P型焊盘包括连接到下栅电极当中的最上面的下栅电极的第一焊盘。
-
公开(公告)号：CN116896889A
公开(公告)日：2023-10-17
申请号：CN202310304788.4
申请日：2023-03-27
Applicant: 三星电子株式会社
Abstract: 提供了半导体装置和数据存储系统。半导体装置包括：源极结构；第一堆叠结构和第二堆叠结构，其包括堆叠在源极结构上以彼此间隔开的第一栅电极；伪结构，其在第一堆叠结构和第二堆叠结构之间在源极结构上，并且包括堆叠为彼此间隔开的第二栅电极；第一分离区，其穿过第一堆叠结构和第二堆叠结构，并且彼此间隔开；第二分离区，其在第一堆叠结构和第二堆叠结构中的每一个与伪结构之间延伸；沟道结构，其穿过第一堆叠结构和第二堆叠结构，并且分别包括沟道层，通过沟道层连接到源极结构；以及第一源极接触结构，其穿过伪结构，并且分别包括第一接触层，第一接触层通过第一接触层的下表面连接到源极结构。
-
公开(公告)号：CN112786616A
公开(公告)日：2021-05-11
申请号：CN202011183633.2
申请日：2020-10-29
Applicant: 三星电子株式会社
IPC: H01L27/11582 , H01L27/1157 , H01L21/3105 , H01L21/311
Abstract: 提供了半导体装置及其形成方法。该方法可包括形成层叠结构，该层叠结构可包括层叠区域和阶梯区域并且可包括交替地层叠的第一层和第二层。第二层可在阶梯区域中具有阶梯形状，并且阶梯区域可包括至少一个平坦区域和至少一个倾斜阶梯区域。该方法还可包括形成覆盖层叠结构的封盖绝缘层。该封盖绝缘层可包括具有第一上表面的第一封盖区域以及具有在比第一上表面低的水平处的第二上表面的第二封盖区域。该方法还可包括将封盖绝缘层图案化以形成多个突起，然后将封盖绝缘层平坦化，多个突起中的至少一个与阶梯区域交叠。
-
公开(公告)号：CN115884591A
公开(公告)日：2023-03-31
申请号：CN202211187807.1
申请日：2022-09-28
Applicant: 三星电子株式会社
Abstract: 本公开涉及半导体器件和包括其的数据存储系统。该半导体器件包括：第一基板；第二基板，包括第一区域和第二区域；堆叠结构，在第一区域中并从第一区域延伸到第二区域，堆叠结构包括层间绝缘层和栅极层，其中栅极层包括在第二区域中具有台阶形状的栅极焊盘；覆盖绝缘层，至少部分地覆盖堆叠结构；上绝缘层，在堆叠结构和覆盖绝缘层上；外围接触结构，包括接触第二基板并与栅极层间隔开的多个贯通通路，以及外围接触图案，在所述多个贯通通路上并将所述多个贯通通路的至少一部分彼此连接；存储器垂直结构；支撑垂直结构；以及栅极接触插塞，在栅极焊盘上以电连接到栅极焊盘。
-
-
-
-
-
-
-
-
-
Search Results
16
records
(took 0.03 seconds)
