半导体元件搭载用封装体基板的制造方法和半导体元件安装基板的制造方法

    公开(公告)号:CN109417055A

    公开(公告)日:2019-03-01

    申请号:CN201780040347.0

    申请日:2017-06-23

    Abstract: 一种半导体元件搭载用封装体基板的制造方法,其包括如下工序:基板形成工序(a),形成依次含有第1绝缘树脂层、至少包含硅化合物的脱模层和厚度为1μm~5μm的极薄铜箔的电路形成用支撑基板;第1布线导体形成工序(b),在电路形成用支撑基板的极薄铜箔上通过图形电镀铜形成第1布线导体;层叠工序(c),以与第1布线导体接触的方式配置第2绝缘树脂层,将第2绝缘树脂层进行加热加压并层叠;第2布线导体形成工序(d),在第2绝缘树脂层中形成到达第1布线导体的非贯通孔,使非贯通孔的内壁通过电镀铜和/或化学镀铜连接,形成第2布线导体;剥离工序(e),从形成有第1布线导体和第2布线导体的电路形成用支撑基板剥离第1绝缘树脂层;和去除工序(f),将脱模层和/或前述极薄铜箔去除。

    半导体元件搭载用封装体基板的制造方法和半导体元件安装基板的制造方法

    公开(公告)号:CN117241501A

    公开(公告)日:2023-12-15

    申请号:CN202311281435.3

    申请日:2017-06-23

    Abstract: 一种半导体元件搭载用封装体基板的制造方法,其包括如下工序:基板形成工序(a),形成依次含有第1绝缘树脂层、至少包含硅化合物的脱模层和厚度为1μm~5μm的极薄铜箔的电路形成用支撑基板;第1布线导体形成工序(b),在电路形成用支撑基板的极薄铜箔上通过图形电镀铜形成第1布线导体;层叠工序(c),以与第1布线导体接触的方式配置第2绝缘树脂层,将第2绝缘树脂层进行加热加压并层叠;第2布线导体形成工序(d),在第2绝缘树脂层中形成到达第1布线导体的非贯通孔,使非贯通孔的内壁通过电镀铜和/或化学镀铜连接,形成第2布线导体;剥离工序(e),从形成有第1布线导体和第2布线导体的电路形成用支撑基板剥离第1绝缘树脂层;和去除工序(f),将脱模层和/或前述极薄铜箔去除。

    树脂片和印刷电路板
    14.
    发明公开

    公开(公告)号:CN114845874A

    公开(公告)日:2022-08-02

    申请号:CN202080087628.3

    申请日:2020-12-14

    Abstract: 本发明的树脂片具备:支撑体、及配置于前述支撑体的表面的包含树脂组合物的层,前述树脂组合物包含:氰酸酯化合物和/或酚类化合物;及环氧化合物和/或马来酰亚胺化合物,选自由前述氰酸酯化合物、前述酚类化合物、前述环氧化合物、和前述马来酰亚胺化合物组成的组中的1种以上包含具有联苯骨架的化合物,前述树脂组合物包含无机填充材料时,前述无机填充材料的含量相对于前述树脂组合物中的树脂固体成分100质量份为60质量份以下,前述树脂组合物的固化物的维氏硬度(HV0.01)为10以上且19以下,前述包含树脂组合物的层的厚度为2μm以上且20μm以下。

    层叠体及半导体元件搭载用基板以及它们的制造方法

    公开(公告)号:CN106538080B

    公开(公告)日:2021-04-16

    申请号:CN201580039363.9

    申请日:2015-07-15

    Abstract: 一种层叠体,其是通过至少具有如下工序的制造方法制造出的,即:准备第一中间层叠体的工序,该第一中间层叠体具有载体基板和金属层,该载体基板在内部含有支承体,该金属层形成在该载体基板的至少一个面且能够剥离;通过在所述第一中间层叠体的不成为产品的部分形成从所述第一中间层叠体的表面至少到达所述载体基板中的所述支承体的第一孔,制作带有所述第一孔的第二中间层叠体的工序;在所述第二中间层叠体的形成有所述第一孔的所述表面上,自所述表面侧按照绝缘材料和金属箔的顺序层叠配置绝缘材料以及金属箔,一边对所述第二中间层叠体、所述绝缘材料以及所述金属箔进行加热一边沿着它们的层叠方向进行加压,从而制作在所述第一孔中填充有所述绝缘材料的第三中间层叠体的工序;以及使用药液对所述第三中间层叠体进行处理的工序。

Patent Agency Ranking