公开(公告)号：CN116895455A

公开(公告)日：2023-10-17

申请号：CN202310297567.9

申请日：2023-03-24

Applicant: 三菱电机株式会社

Inventor： 鸟井阳平 ,  吉野学 ,  山口靖雄 ,  蔀拓一郎 ,  今坂俊博

IPC: H01F27/32 ,  H01F27/28 ,  H01F41/12 ,  H01F41/04

Abstract: 提供具有由绝缘膜绝缘的第1线圈及第2线圈、抑制了绝缘膜的变形的线圈器件及其制造方法。具有：基板，具有第1主面和与第1主面相对的第2主面；第1绝缘膜，在将从第2主面朝向第1主面的方向作为第1方向的情况下与基板在第1方向侧相接地设置；第1线圈部，与第1绝缘膜在第1方向侧相接地设置，为涡旋状的导体膜；第2绝缘膜，设置为覆盖第1线圈部的第1方向侧以及未设置第1线圈部的第1绝缘膜的第1方向侧；第2线圈部，与第2绝缘膜的第1方向侧相接地设置，为涡旋状的导体膜；以及第1槽，设置于第2绝缘膜，在俯视观察时在相比于第2线圈部的外周端处于内侧的区域，在第2绝缘膜的第1方向侧的面沿第1方向具有宽度。

公开(公告)号：CN116646348A

公开(公告)日：2023-08-25

申请号：CN202310129713.7

申请日：2023-02-17

Applicant: 三菱电机株式会社

Inventor： 川崎裕二 ,  今坂俊博

IPC: H01L27/02

Abstract: 涉及半导体装置及其制造方法，能够防止耐压性能降低。半导体装置的特征在于具有：第1导电型的半导体基板；第2导电型的RESURF层；第2导电型的埋入层，形成于高电位侧电路的底部；以及MOSFET，将RESURF层作为漂移层，MOSFET具有：第2导电型的N型半导体层，作为漏极层起作用；第1导电型的P型半导体层，处于N型半导体层的低电位侧电路侧；以及第2导电型的N型半导体层，形成于P型半导体层的表面，作为源极层起作用，N型半导体层的端部与埋入层的端部相比处于低电位侧电路侧，埋入层及N型半导体层的端部在俯视观察时具有弯曲部(30、40)。弯曲部(40)的曲率中心O′的位置与弯曲部(30)相比靠近高电位侧电路，弯曲部(40)的曲率小于弯曲部(30)。

公开(公告)号：CN114765091A

公开(公告)日：2022-07-19

申请号：CN202210017074.0

申请日：2022-01-07

Applicant: 三菱电机株式会社

Inventor： 今坂俊博 ,  吉野学 ,  山口靖雄 ,  鸟井阳平

IPC: H01F27/30 ,  H01F27/32 ,  H01L23/64

Abstract: 本发明涉及变压器装置及半导体装置。提供能够高品质地将导线接合于使线圈间绝缘的绝缘层上侧的焊盘的变压器装置。变压器装置具有：面状的第1线圈；第1绝缘层，其设置于第1线圈上侧；中间层，其设置于第1绝缘层上侧；第2绝缘层，其设置于中间层上侧；面状的第2线圈，其设置于第2绝缘层上侧，与第1线圈相对；以及导电性的焊盘，其设置于第2绝缘层上侧，与第2线圈的一端侧连接，焊盘配置于在俯视观察时与中间层至少局部地重叠的位置处，中间层比第1绝缘层及第2绝缘层的硬度高。

公开(公告)号：CN113035952A

公开(公告)日：2021-06-25

申请号：CN202011510550.X

申请日：2020-12-18

Applicant: 三菱电机株式会社

Inventor： 今坂俊博 ,  清水和宏 ,  吉野学 ,  川崎裕二

IPC: H01L29/78 ,  H01L29/06 ,  H01L29/10

Abstract: 涉及半导体装置及集成电路。改善在RESURF区域形成的MOSFET的耐压性能的提高与接通电阻的降低之间的折衷关系。半导体装置具有：N型扩散层(3)，形成于P型扩散层(1)的表层部，作为RESURF区域而起作用；N型填埋扩散层(2)，形成于N型扩散层(3)的高电位侧电路侧的底部，杂质峰值浓度比N型扩散层(3)高；以及MOSFET，将N型扩散层(3)作为漂移层。MOSFET具有：热氧化膜(9)，形成于成为漏极区域的N型扩散层(4)与成为源极区域的N型扩散层(7)之间；以及N型扩散层(14)，形成于热氧化膜(9)之下，杂质峰值浓度比N型扩散层(3)高。N型扩散层(14)的低电位侧电路侧的端部比N型填埋扩散层的低电位侧电路侧的端部更靠近低电位侧电路。