-
公开(公告)号：CN1505145A
公开(公告)日：2004-06-16
申请号：CN03153056.7
申请日：2003-08-04
Applicant: 三菱电机株式会社
Inventor： 清水和宏
IPC: H01L23/60
CPC classification number: H01L23/5225 , H01L23/60 , H01L27/0629 , H01L29/404 , H01L29/42368 , H01L29/7816 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种屏蔽来自布线层的电场并不易产生绝缘击穿的技术。浮动电极(201)和电极(202)之间由静电电容(C1)静电耦合，浮动电极(2010和电极(203)之间由静电电容(C2)静电耦合，电极(200)和浮动电极(201)之间由静电电容(C3)静电耦合。浮动电极(201)的电位小于供给电极(200)的电位。电极(201)覆盖在电极(200)的上方。例如在截面上，从电极(200)的宽度方向的边缘向电极(201)的宽度方向的边缘看去的仰角α、β最好不大于45度。
-
公开(公告)号：CN112802839B
公开(公告)日：2024-06-14
申请号：CN202011238738.3
申请日：2020-11-09
Applicant: 三菱电机株式会社
Abstract: 向自举电容(39)供给充电电流的半导体装置具有半导体层(1)、N+型扩散区域(5b)及N型扩散区域(2)、P+型扩散区域(4a)及P型扩散区域(3a)、N+型扩散区域(5a)、源极电极(10b)、漏极电极(10c)、背栅极电极(10a)、栅极电极(9a)。N+型扩散区域(5b)及N型扩散区域(2)与自举电容(39)的第1电极电连接。电源电压(Vcc)供给至N+型扩散区域(5a)。源极电极(10b)与第3半导体区域(N+型扩散区域(5a))连接且被供给电源电压。背栅极电极(10a)连接至与N+型扩散区域(5a)分离的区域，并且接地。源极电极(10b)与背栅极电极(10a)之间的耐压大于电源电压。
-
公开(公告)号：CN112802839A
公开(公告)日：2021-05-14
申请号：CN202011238738.3
申请日：2020-11-09
Applicant: 三菱电机株式会社
Abstract: 向自举电容(39)供给充电电流的半导体装置具有半导体层(1)、N+型扩散区域(5b)及N型扩散区域(2)、P+型扩散区域(4a)及P型扩散区域(3a)、N+型扩散区域(5a)、源极电极(10b)、漏极电极(10c)、背栅极电极(10a)、栅极电极(9a)。N+型扩散区域(5b)及N型扩散区域(2)与自举电容(39)的第1电极电连接。电源电压(Vcc)供给至N+型扩散区域(5a)。源极电极(10b)与第3半导体区域(N+型扩散区域(5a))连接且被供给电源电压。背栅极电极(10a)连接至与N+型扩散区域(5a)分离的区域，并且接地。源极电极(10b)与背栅极电极(10a)之间的耐压大于电源电压。
-
公开(公告)号：CN101826508A
公开(公告)日：2010-09-08
申请号：CN201010113008.0
申请日：2006-07-18
Applicant: 三菱电机株式会社
IPC: H01L23/525 , H01L23/48 , H01L27/082 , H01L27/115 , H01L27/04 , H01L23/60 , H01L21/00 , H01L21/768 , H01L21/31
CPC classification number: H01L21/67271 , H01L21/67282 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种半导体装置。半导体制造装置中的描绘图案印刷部具有分别射出导电性溶剂、绝缘性溶剂和界面处理液的印刷头，印刷头根据来自晶片测试部的描绘图案的信息、来自存储部的与该晶片有关的信息和来自芯片坐标识别部的坐标信息，可以对该晶片印刷所要的电路描绘图案，半导体制造方法使用半导体制造装置，并利用印刷处理形成所要的电路，制造出半导体装置，在半导体装置上形成焊盘电极等，以便可以利用电路描绘图案的印刷对该半导体装置进行修整处理。
-
公开(公告)号：CN101752366A
公开(公告)日：2010-06-23
申请号：CN200910167404.9
申请日：2009-08-13
Applicant: 三菱电机株式会社
Inventor： 清水和宏
IPC: H01L27/04 , H03K19/003
CPC classification number: H01L27/0629 , H01L29/063 , H01L29/0696 , H01L29/0878 , H01L29/404 , H01L29/42368 , H01L29/7817
Abstract: 本发明涉及一种半导体装置。以包围被施加高电位的感测电阻(9)和形成第一逻辑电路(26)的高电位逻辑区域(25)周围的方式，隔着分离区域(30)形成RESURF区域(24)。在RESURF区域(24)外侧形成被施加相对接地电位要驱动第二逻辑电路(22)所需的驱动电压电平的第二逻辑电路区域。在RESURF区域(24)中，沿着内周形成场效应晶体管(T)的漏极电极(12)，且沿着外周形成源极电极(10)。此外，与感测电阻(9)连接的多晶硅电阻(4)从内周侧向外周侧以螺旋形形成。从而，减少了电路形成的区域的占有面积，实现半导体装置的小型化。
-
Patent Agency Ranking
公开(公告)号：CN100486085C
公开(公告)日：2009-05-06
申请号：CN200610169355.9
申请日：2006-11-29
Applicant: 三菱电机株式会社
Inventor： 清水和宏
CPC classification number: H03K17/162 , H03K3/0375 , H03K17/168 , H03K17/56 , H03K19/018507
Abstract: 本发明提供可防止由高电位侧基准电位的负噪声、dv/dt导致的误信号的传送的功率器件的驱动电路。其具备：电平移动电路，将用于将功率器件分别控制为导通状态/截止状态的导通信号和截止信号进行电平移动并输出；掩蔽电路，在导通信号和截止信号都比第1阈值电平低时，阻止导通信号和截止信号的传送；短路电路，设置在掩蔽电路的前级，在导通信号和截止信号都比第2阈值电平低时，使导通信号的传送通路和截止信号的传送通路短路。第2阈值电平比第1阈值电平高。
-
公开(公告)号：CN100446419C
公开(公告)日：2008-12-24
申请号：CN200410035107.6
申请日：2004-04-23
Applicant: 三菱电机株式会社
Inventor： 清水和宏
IPC: H03K17/16
CPC classification number: H03K17/063 , H01L27/088
Abstract: 本发明的课题是，提供防止了用于进行电源线的桥式整流的半导体元件遭到破坏的功率集成电路器件。本发明制成了将HNMOS晶体管(4)的漏电极与NMOS晶体管(21)的栅电极连接，经电阻(32)对NMOS晶体管(21)的漏电极施加逻辑电路电压VCC，对NMOS晶体管(21)的源电极施加接地电位的结构。于是，借助于用接口电路(1)监测NMOS晶体管(21)的漏电位V2，间接地监测了电位VS。
-
公开(公告)号：CN100388493C
公开(公告)日：2008-05-14
申请号：CN200510004785.0
申请日：2005-01-26
Applicant: 三菱电机株式会社
Inventor： 清水和宏
CPC classification number: H01L29/7816 , H01L29/0696 , H01L29/0878 , H01L29/404 , H01L29/42368
Abstract: 本发明的课题是提供能容易地得到所希望的耐压的半导体器件。在被p杂质区(3)划分了的高电位岛区(201)内的n-半导体层(2)中形成了n+杂质区(52)，在n+杂质区(52)与p杂质区(3)之间的n-半导体层(2)的上方以多层方式形成了第1场板(55a～55e)和多个第2场板。上层的第2场板位于下层的第1场板间的间隙的上方，在其上通过了布线(30)。第2场板中最接近于p杂质区(3)的第2场板在布线(30)的下方具有切断部位，在该切断部位的下方的第1场板间的间隙中与该第1场板分离地形成了电极(56)。
-
公开(公告)号：CN100352058C
公开(公告)日：2007-11-28
申请号：CN200410078632.6
申请日：2004-09-14
Applicant: 三菱电机株式会社
Inventor： 清水和宏
CPC classification number: H01L21/823878 , H01L21/761 , H01L27/092
Abstract: 提供一种半导体器件，能提高半导体器件的电气特性。在p型半导体衬底(1)上的n-半导体层(3)上，从其上表面延伸到与半导体衬底(1)的界面，设置p+杂质区(4)。p+杂质区(4)在n-半导体层(3)内，区分高电位岛区(101)、低电位岛区(104)及狭缝区(105)。高电位岛区(101)中的n-半导体层(3)、以及低电位岛区(104)中的n-半导体层(3)利用狭缝区(105)中的n-半导体层(3)进行连接，在高电位岛区(101)中的n-半导体层(3)上形成逻辑电路(103)。而且，狭缝区(105)中的n-半导体层(3)沿Y方向的宽度W设定得比高电位岛区(101)中的n-半导体层(3)沿Y方向的宽度HW小。
-
公开(公告)号：CN101034845A
公开(公告)日：2007-09-12
申请号：CN200610169355.9
申请日：2006-11-29
Applicant: 三菱电机株式会社
Inventor： 清水和宏
IPC: H02M1/08
CPC classification number: H03K17/162 , H03K3/0375 , H03K17/168 , H03K17/56 , H03K19/018507
Abstract: 本发明提供可防止由高电位侧基准电位的负噪声、dv/dt导致的误信号的传送的功率器件的驱动电路。其具备：电平移动电路，将用于将功率器件分别控制为导通状态/截止状态的导通信号和截止信号进行电平移动并输出；掩蔽电路，在导通信号和截止信号都比第1阈值电平低时，阻止导通信号和截止信号的传送；短路电路，设置在掩蔽电路的前级，在导通信号和截止信号都比第2阈值电平低时，使导通信号的传送通路和截止信号的传送通路短路。第2阈值电平比第1阈值电平高。
-
-
-
-
-
-
-
-
-
Search Results
41
records
(took 0.029 seconds)
