配电网拓扑结构优化方法和系统

    公开(公告)号:CN106532689B

    公开(公告)日:2019-03-22

    申请号:CN201611047038.X

    申请日:2016-11-23

    Abstract: 本发明公开了一种配电网拓扑结构优化方法和系统,所述方法包括:当判定当前配电网拓扑结构中目标联络开关闭合次数小于预设次数阈值时,闭合该目标联络开关形成环路;断开环路中目标分段开关;确定断开目标分段开关后的目标函数值;遍历闭合环路中各个分段开关,获取最小目标函数值;当最小目标函数值小于初始目标函数值时,将最小目标函数值对应闭合环路中分段开关与目标联络开关互换;将当前配电网拓扑结构中除目标联络开关外任意一个联络开关作为新的目标联络开关,返回闭合目标联络开关步骤;当判定完成预设遍历次数,获得最优配电网拓扑结构。本发明有效降低配电网在不同运行状态下的配电网电压偏差,降低配电网网损,提升配电网的供电质量。

    一种基于FPGA的数据采集系统

    公开(公告)号:CN107168181A

    公开(公告)日:2017-09-15

    申请号:CN201710494834.6

    申请日:2017-06-26

    CPC classification number: G05B19/042

    Abstract: 本发明涉及一种基于FPGA的数据采集系统,包括依次连接的数据采集模块、数据处理模块和数据传输模块。所述数据采集模块包括至少一个数据采集通道,用于对多路信号进行同步采集和采样,并将采样信号发送至所述数据处理模块;所述数据处理模块包括分别与所述数据采集模块和所述数据传输模块连接的FPGA处理器,所述FPGA处理器用于对所述采样信号进行处理,以及通过所述FPGA处理器内部集成的软核控制器控制所述数据采集模块和数据传输模块;所述数据传输模块,用于将所述数据处理模块处理后的信号传输至上位机系统。通过FPGA处理器实现大部分数字系统设计,减少了外围模块电路的数量,降低了外围电路PCB布线布局复杂程度,提高了信号采集的准确度和数据处理速度。

Patent Agency Ranking