公开(公告)号：CN118631613A

公开(公告)日：2024-09-10

申请号：CN202410713105.5

申请日：2024-06-03

Applicant: 上海奎芯集成电路设计有限公司

Inventor： 刘盾 ,  王晓阳 ,  张晓辉

IPC: H04L25/03

Abstract: 本申请提供一种应用于数据发送端的信号预加重和预冲电路，属于数据传输技术领域，所述电路包括：目标信号输出子电路、依次连接的预冲控制信号对生成子电路、主信号对生成子电路和预加重控制信号对生成子电路；所述预冲控制信号对生成子电路用于基于原始数据信号生成预冲控制信号对，所述主信号对生成子电路用于基于预冲控制信号对生成主信号对，所述预加重控制信号对生成子电路用于基于主信号对生成预加重控制信号对；所述目标信号输出子电路用于基于预冲控制信号对、预加重控制信号对和主信号对生成经预加重和预冲处理的目标信号，能够在降低电路复杂度的基础上高效补偿信道对数据信号造成的高频损耗。

公开(公告)号：CN117176139A

公开(公告)日：2023-12-05

申请号：CN202311053021.5

申请日：2023-08-18

Applicant: 上海奎芯集成电路设计有限公司

Inventor： 刘盾 ,  王晓阳

IPC: H03K23/00 ,  H03K3/027

Abstract: 本发明提供一种分频比为2的N次方加减1的分频器构建方法和分频器，通过为预设分频比设计按二进制码顺序的循环二进制数的序列，确定二进制数中各位的逻辑表达式，并通过逻辑门组合电路和D触发器电路实现该逻辑表达式，再通过对第N位对应的输出信号进行延迟和逻辑运算，实现了输出占空比为50％的分频数为2的N次方加减1分频器，能在仅使用N+1或N+2个D触发器的情况下实现分频数为2的N次方加减1的同步分频电路，比其他相同分频比的电路能节约了多个触发器，且设计流程简单，所需的触发器结构也相对较简单，在集成电路中能够有效的节约面积和成本。