公开(公告)号：CN100367760C

公开(公告)日：2008-02-06

申请号：CN200510124779.9

申请日：2005-11-15

Applicant: 夏普株式会社

Inventor： 安达彻 ,  原田浩介 ,  田中洋

IPC: H04N1/46 ,  H04N1/415 ,  G03G15/36

Abstract: 本发明提供一种图像形成装置、图像形成方法及图像形成程序，在通过存储复印功能将原稿复印输出多个部分的情况下，可以缩短第一复印时间，同时使复印输出的多个部分的复印物的图像质量全部同等。从扫描单元(13)每次依次读取一行的图像数据，在蓄积了不足一页原稿的规定的部分的图像数据(例如8行的图像数据)时，每次在压缩电路(265)中实施不可逆性压缩。然后，由该不可逆性压缩得到的不可逆性压缩图像数据被依次存储在图像存储器(262)或HDD(263)的存储区域中，然后在解压电路(266)中依次被解压。在打印装置(20)，基于依次解压了的图像数据而依次进行图像形成。

公开(公告)号：CN1991611A

公开(公告)日：2007-07-04

申请号：CN200610172724.X

申请日：2006-12-26

Applicant: 夏普株式会社

Inventor： 樋口诚 ,  原田浩介 ,  冈野时行

IPC: G03G15/00

CPC classification number: G06K15/00 ,  G03G15/50

Abstract: 本发明涉及一种图像处理装置，包括：CPU(401)，设置其激活条件以根据所设置的激活条件控制对图像数据的处理速度；FPGA(403)用作激活模式设置电路，用于将存储在PROM(402)中的激活数据加载到电路设置存储器(404)中，并在激活CPU(401)时设置激活模式。FPGA(403)向CPU(401)输出激活模式设置信号，并且CPU被以所设置的激活模式激活。CPU(401)在被激活后，遵循预定的处理步骤，并执行控制操作，将存储在存储部分(410)中的电路设置数据加载到电路设置存储器(404)中。因此，FPGA(403)构造为具有期望的功能的电路，在激活CPU时还构造为激活模式设置电路。

公开(公告)号：CN1983048A

公开(公告)日：2007-06-20

申请号：CN200610064793.9

申请日：2006-12-12

Applicant: 夏普株式会社

Inventor： 冈野时行 ,  原田浩介 ,  樋口诚

IPC: G03G15/00 ,  G03G21/00

CPC classification number: H04N1/32561 ,  H04N1/00538 ,  H04N1/00928 ,  H04N1/0097 ,  H04N2201/0091

Abstract: 一种图像形成装置，包括：具有用于根据图像数据产生图像形成数据并输出产生的图像形成数据的输出装置的图像处理器；和用于根据由该图像处理器产生的图像形成数据形成图像的图像形成单元，其中，该图像形成单元包括：存储关于图像形成速度的信息的存储装置；和用于输出该存储的信息的装置，并且，该图像处理器包括：获得存储在该存储装置中的信息的获得装置；以及根据由该获得装置获得的信息调整图像形成数据的输出速度的调整装置。

公开(公告)号：CN1822634A

公开(公告)日：2006-08-23

申请号：CN200610007668.4

申请日：2006-02-17

Applicant: 夏普株式会社

Inventor： 高田聪一 ,  冈桥义孝 ,  原田浩介 ,  堀内孝郎 ,  田中健二 ,  山地康路

IPC: H04N1/04 ,  H04N1/17

CPC classification number: H04N1/2032 ,  H04N1/0473 ,  H04N1/203 ,  H04N2201/03158 ,  H04N2201/04715 ,  H04N2201/04731 ,  H04N2201/04767 ,  H04N2201/04791

Abstract: 通过用第一图像读取部、第二图像读取部分别读取沿输送路径输送的基准原稿的表背两面上的基准图像，取得第一基准读取图像、第二基准读取图像，根据这些基准图像的图像特性沿副扫描方向的变化的差，设定第一图像读取部(X1)、第二图像读取部(X2)的读取周期。由此，即使由于输送辊的磨损等使原稿分别通过对于表背两面的读取位置时的通过速度随着时间的推移而变化，也能使上述原稿的表背两面的图像的读取倍率保持相同。