一种利用MOSFET电流分割偏差的多端口PUF电路

    公开(公告)号:CN107450644A

    公开(公告)日:2017-12-08

    申请号:CN201710699753.X

    申请日:2017-08-16

    Applicant: 宁波大学

    CPC classification number: G05F1/561

    Abstract: 本发明公开了一种利用MOSFET电流分割偏差的多端口PUF电路,包括基准源、行译码器、列译码器、时序控制器和32个PUF阵列,PUF阵列包括512个PUF单元、判决器、第一反相器、第二反相器、第三反相器、第四反相器和八个传输门,512个PUF单元按照128行x4列的方式排布,基准源分别与32个PUF阵列连接,行译码器的第m个输出端分别与32个PUF阵列的第m行行选信号输入端连接,列译码器的第j个输出端分别与32个PUF阵列的第j列列选信号输入端连接,时序控制器的第一输出端和行译码器的控制端连接,时序控制器的第二输出端和列译码器的控制端连接;优点是在保证电路性能的基础上,电路面积较小,功耗较低。

    一种三值FPRM电路面积与功耗最佳极性搜索方法

    公开(公告)号:CN105205534B

    公开(公告)日:2017-09-29

    申请号:CN201510552955.2

    申请日:2015-09-01

    Applicant: 宁波大学

    CPC classification number: Y02D10/45

    Abstract: 本发明公开了一种三值FPRM电路面积与功耗最佳极性搜索方法,构建人口迁移遗传算法,然后建立三值FPRM电路的面积估计模型和功耗估计模型,设定人口迁移算法中用于计算人口所在地点的吸引力的吸引力函数,建立三值FPRM电路和人口迁移遗传算法的对应关系,接着设定设置人口迁移遗传算法相关参数,最后采用人口迁移遗传算法得到吸引力最大地点和最大吸引力,吸引力最大地点即为三值FPRM电路的最佳极性;最大吸引力即为三值FPRM电路的最小面积和功耗之和;优点是可以同时优化三值FPRM电路的面积与功耗性能,提高三值FPRM电路的综合性能;采用10个测试电路进行仿真验证,本发明的优化方法相对于整体退火遗传算法,面积平均节省13.33%,功耗平均节省20.00%,时间平均节省64.96%。

    一种利用人口迁移算法的三值FPRM电路面积优化方法

    公开(公告)号:CN105160097A

    公开(公告)日:2015-12-16

    申请号:CN201510545654.7

    申请日:2015-08-31

    Applicant: 宁波大学

    CPC classification number: G06F17/30442 G06F7/44

    Abstract: 本发明公开了一种利用人口迁移算法的三值FPRM电路面积优化方法,首先建立三值FPRM电路的面积估计模型,然后建立三值FPRM电路和人口迁移算法对应关系,再根据三值FPRM电路的面积估计模型得到人口迁移算法中用于计算人口所在地点的吸引力的吸引力函数,基于三值FPRM电路对应的三值FPRM逻辑函数的展开式设置人口迁移算法相关参数后采用人口迁移算法计算得到吸引力最大地点和最大吸引力,其中吸引力最大地点即为三值FPRM电路的最佳极性,最大吸引力即为三值FPRM电路的最小面积,由此得到三值FPRM电路面积优化结果;优点是搜索效率高,面积优化效果明显;采用10个测试电路对本发明方法和整体退火遗传算法进行仿真验证,本方法面积平均节省10.04%,时间平均节省56.59%。

    一种数据处理器抗控制流攻击方法

    公开(公告)号:CN110543766B

    公开(公告)日:2022-11-08

    申请号:CN201910734385.7

    申请日:2019-08-09

    Applicant: 宁波大学

    Abstract: 本发明公开了一种数据处理器抗控制流攻击方法,当数据处理器响应中断服务程序时,将返回地址和二进制密钥输入加密电路中进行加密处理得到加密返回地址,将得到的加密返回地址同时写入数据处理器的堆栈和内置安全寄存器组中,当数据处理器对中断服务程序的响应结束时,分别从数据处理器的堆栈和内置安全寄存器组中读取加密返回地址,然后分别采用第一解密电路和第二解密电路对读取的两个加密返回地址进行解密处理后得到两个解密返回地址,通过地址比较器对两个解密返回地址比较后得出是否受到控制流攻击的结论,数据处理器根据结论判定继续程序还是终止程序;优点是可以实现数据处理器的抗控制流攻击,提高数据处理器的安全性。

    一种亚阈值动态延迟型PUF电路

    公开(公告)号:CN113095035B

    公开(公告)日:2022-04-12

    申请号:CN202110278809.0

    申请日:2021-03-16

    Applicant: 宁波大学

    Abstract: 本发明公开了一种亚阈值动态延迟型PUF电路,包括结构相同的两个混合延迟单元、第一反相器和判决器,两个混合延迟单元分别采用动态亚阈值逻辑电路结构,每个混合延迟单元中具有能够产生电荷分享效应的并联电荷分享阵列,两个混合延迟单元分别与判决器连接,判决器根据两个混合延迟单元输出的低电平到达其处的先后生成对应的响应信号;优点是两个混合延迟单元采用动态亚阈值逻辑,降低了电路能耗,并联电荷分享阵列产生的电荷分享效应使得每个混合延迟单元在不同输入激励下具有不同的延时输出函数,从而使得对于不同激励信号,每个混合延迟单元的输出模型不一样,攻击者难以预测判决器输出的响应信号,由此本发明能够兼顾低能耗与安全性。

    一种平板型荧光太阳集光器的测试装置及其集光效率和光增益系数测试方法

    公开(公告)号:CN111537199B

    公开(公告)日:2021-11-05

    申请号:CN202010360213.0

    申请日:2020-04-30

    Applicant: 宁波大学

    Abstract: 本发明公开了一种平板型荧光太阳集光器的测试装置及其集光效率和光增益系数测试方法,特点是该测试装置包括太阳光模拟器、样品台、积分球、单色仪、光功率测试仪、光电探测器和控制主机;太阳光模拟器将模拟的太阳光照射到样品台上待测平板型荧光太阳集光器样品的上表面,平板型荧光太阳集光器样品侧面通过不透光的橡胶密封圈与积分球的进光口相连,积分球的出光口通过光纤与单色仪的进光口相连,单色仪分别与光电探测器和光功率测试仪连接,单色仪、光功率测试仪和光电探测器分别与控制主机的输入端连接,控制主机的输出端连接计算机显示器,可利用该装置进行平板型荧光太阳集光器集光效率和光增益系数测试,优点是准确直观、精确度高。

    一种采用2T2R混合结构的物理不可克隆函数电路

    公开(公告)号:CN109547207B

    公开(公告)日:2021-10-22

    申请号:CN201811328058.3

    申请日:2018-11-08

    Applicant: 宁波大学

    Abstract: 本发明公开了一种采用2T2R混合结构的物理不可克隆函数电路,包括驱动译码电路、时序控制电路、差分放大器阵列和PUF阵列,PUF阵列由m×m个PUF单元按照m行m列的方式排布形成,每个PUF单元分别包括第一忆阻器、第二忆阻器、第一NMOS管和第二NMOS管,第一忆阻器的一端为PUF单元的位线端,第一忆阻器的另一端和第一NMOS管的漏极连接,第二忆阻器的一端为PUF单元的反相位线端,第二忆阻器的另一端和第二NMOS管的漏极连接,第一NMOS管的栅极和第二NMOS管的栅极连接且其连接端为PUF单元的字线端,第一NMOS管的源极和第二NMOS管的源极均接地;优点是硬件误码率低、且密度高。

    一种基于长余辉微米颗粒的单晶硅平板型荧光太阳集光器的制备方法及其应用

    公开(公告)号:CN111641382A

    公开(公告)日:2020-09-08

    申请号:CN202010300179.8

    申请日:2020-04-16

    Applicant: 宁波大学

    Abstract: 本发明公开了一种基于长余辉微米颗粒的单晶硅平板型荧光太阳集光器的制备方法及其应用,特点是其制备方法包括铬离子与镱离子共掺杂钙铝锗酸盐发光中心材料制备的步骤:将发光中心粉末与硫醇烯共聚物复合得到单晶硅平板型荧光太阳集光器的步骤,在单晶硅平板型荧光太阳集光器的四周粘贴带导电金属PCB板的单晶硅太阳能电池板、其上表面设置顶部减反层且其下表面设置底部金属反射层得到光伏发电装置;优点是光电转换效率高且发光寿命长,且应用到光伏发电装置中可有效减少入射光子表面反射损耗、平板型光波导内传输损耗,从而显著提高在弱光照条件下的光学收集效率以及光电转换效率。

    一种正反馈异或/同或门及混合逻辑加法器

    公开(公告)号:CN111313889A

    公开(公告)日:2020-06-19

    申请号:CN202010106248.1

    申请日:2020-02-21

    Applicant: 宁波大学

    Abstract: 本发明公开了一种正反馈异或/同或门及混合逻辑加法器,混合逻辑加法器包括正反馈异或/同或门和输出电路,正反馈异或/同或门包括作为传输管的第一PMOS管和第二PMOS管、构成下拉网络的第一NMOS管和第二NMOS管,构成正反馈环的第三PMOS管、第三NMOS管和第四NMOS管,当正反馈异或/同或门的异或逻辑输出端被下拉到第三PMOS管和第四NMOS管构成的反相器的开关阈值以下时,正反馈环开始工作,使正反馈异或/同或门的异或逻辑输出端进入加速下拉期,并被成功下拉到低电平,实现无阈值电压损失;优点是不存在阈值电压损失,延时和功耗延时积较小。

    一种利用碳纳米场效应晶体管的三值内容寻址存储器

    公开(公告)号:CN107967924B

    公开(公告)日:2020-04-17

    申请号:CN201711053697.9

    申请日:2017-10-31

    Applicant: 宁波大学

    Abstract: 本发明公开了一种利用碳纳米场效应晶体管的三值内容寻址存储器,包括第一P型CNFET管、第二P型CNFET管、第三P型CNFET管、第四P型CNFET管、第五P型CNFET管、第六P型CNFET管、第七P型CNFET管、第八P型CNFET管、第九P型CNFET管、第一N型CNFET管、第二N型CNFET管、第三N型CNFET管、第四N型CNFET管、第五N型CNFET管、第六N型CNFET管、第七N型CNFET管、第八N型CNFET管、第九N型CNFET管、第十N型CNFET管、第十一N型CNFET管、第十二N型CNFET管、第十三N型CNFET管、第十四N型CNFET管、第十五N型CNFET管、第十六N型CNFET管、写字线、反相写字线、写位线、读位线、读字线、反相读字线、搜索线、反相搜索线和地址输出线;优点是功耗较低,且可以完整的实现三值数据存取。

Patent Agency Ranking