-
公开(公告)号：CN1118140C
公开(公告)日：2003-08-13
申请号：CN98800905.6
申请日：1998-06-29
Applicant: 松下电器产业株式会社
IPC: H03M13/23
CPC classification number: H03M13/6502 , H03M13/3961 , H03M13/4107 , H03M13/4169 , H03M13/6561 , H03M13/6563 , H03M13/6569
Abstract: 从路径量度存储装置1中读取两个路径量度(PM0，PM1)，从分支量度存储装置3中读取两个分支量度(BM0，BM1)。由比较装置5、加法装置6、比较结果存储装置7和选择装置8使用PM0+MB0和PM1+BM1来执行ACS运算。与此ACS运算平行，由比较装置9、加法装置10、比较结果存储装置11和选择装置12使用PM0+MB1和PM1+BM0来执行ACS运算。
-
公开(公告)号：CN1507052A
公开(公告)日：2004-06-23
申请号：CN200310120146.1
申请日：2003-12-08
Applicant: 松下电器产业株式会社
Inventor： 冈本稔
CPC classification number: H01L23/60 , H01L24/48 , H01L24/49 , H01L2224/05554 , H01L2224/05599 , H01L2224/45099 , H01L2224/48091 , H01L2224/49113 , H01L2224/85399 , H01L2924/00014 , H01L2924/14 , H01L2924/19041 , H01L2224/45015 , H01L2924/207 , H01L2924/00
Abstract: 一种半导体集成电路装置(1000)，将数字电路(1010)和模拟电路(1050)集成于同一半导体芯片内，具有与数字电路(1010)连接、防止静电破坏的静电保护电路(1022a、1022b)和与模拟电路(1050)连接、防止静电破坏的静电保护电路(1062a、1062b)。与静电保护电路(1022a、1022b)连接的接地电源(1035)的供给布线，和与静电保护电路(1062a、1062b)连接的接地电源(1075)的供给布线，在半导体集成电路(1000)的外部连接。从而在将数字电路和模拟电路集成于同一半导体芯片上的半导体集成电路中，可以缩短工期降低成本、切实提高ESD的承受能力。
-
公开(公告)号：CN1388928A
公开(公告)日：2003-01-01
申请号：CN01802556.0
申请日：2001-08-06
Applicant: 松下电器产业株式会社
IPC: G06F12/00
CPC classification number: G06F13/1689
Abstract: 本发明提供一种存储器存取控制装置,检测从处理器(10)对存储器(17)的存取请求是写入请求还是读出请求,在存取请求表示对存储器(17)的读出请求的情况下,将处理器(10)的工作时钟停止规定的时钟循环数,而在时钟控制请求信号表示从处理器(10)对存储器(17)的写入请求的情况下,不停止处理器(10)的工作时钟。
-
公开(公告)号：CN1237046A
公开(公告)日：1999-12-01
申请号：CN99106651.0
申请日：1993-09-29
Applicant: 松下电器产业株式会社
IPC: H03M13/12
CPC classification number: H03M13/6502 , G06F17/10 , H03M13/3961 , H03M13/41 , H03M13/4107 , H03M13/413 , H03M13/4169 , H03M13/6505
Abstract: 本发明公开了一种用于进行误码校错用卷积码的维特比译码的运算装置,其包括存储器,鼓式移位器,移位寄存器及数据变换器。其中以数据变换器的输出信号数据作为鼓式移位器的移位比特数,将从所述存储器读取的数据按照由所述数据变换器的输出信号数据所指定的移位比特数,由鼓式移位器进行移位,并将鼓式移位器的输出信号数据输入到移位寄存器,从而高速度地进行维特比译码。
-
公开(公告)号：CN101018103B
公开(公告)日：2013-02-27
申请号：CN200610100346.4
申请日：1998-06-29
Applicant: 松下电器产业株式会社
CPC classification number: H03M13/6502 , H03M13/3961 , H03M13/4107 , H03M13/4169 , H03M13/6561 , H03M13/6563 , H03M13/6569
Abstract: 从路径量度存储装置1中读取两个路径量度(PM0，PM1)，从分支量度存储装置3中读取两个分支量度(BM0，BM1)。由比较装置5、加法装置6、比较结果存储装置7和选择装置8使用PM0+MB0和PM1+BM1来执行ACS运算。与此ACS运算平行，由比较装置9、加法装置10、比较结果存储装置11和选择装置12使用PM0+MB1和PM1+BM0来执行ACS运算。
-
Patent Agency Ranking
公开(公告)号：CN100512075C
公开(公告)日：2009-07-08
申请号：CN03145161.6
申请日：1998-06-29
Applicant: 松下电器产业株式会社
CPC classification number: H03M13/6502 , H03M13/3961 , H03M13/4107 , H03M13/4169 , H03M13/6561 , H03M13/6563 , H03M13/6569
Abstract: 从路径量度存储装置1中读取两个路径量度(PM0，PM1)，从分支量度存储装置3中读取两个分支量度(BM0，BM1)。由比较装置5、加法装置6、比较结果存储装置7和选择装置8使用PM0+MB0和PM1+BM1来执行ACS运算。与此ACS运算平行，由比较装置9、加法装置10、比较结果存储装置11和选择装置12使用PM0+MB1和PM1+BM0来执行ACS运算。
-
公开(公告)号：CN100470759C
公开(公告)日：2009-03-18
申请号：CN200580001832.4
申请日：2005-03-10
Applicant: 松下电器产业株式会社
IPC: H01L21/82 , H01L21/8234 , H01L27/088
CPC classification number: H01L27/118
Abstract: 一种可编程逻辑设备包括功耗和面积可以减少的可编程元件。可编程逻辑设备(101)包括：第一逻辑元件(102)；和第二逻辑元件(104)，其具有与所述第一逻辑元件(102)相同的逻辑，但是其操作速度的设计上限低于第一逻辑元件(102)的操作速度的设计上限。
-
公开(公告)号：CN1906754A
公开(公告)日：2007-01-31
申请号：CN200580001832.4
申请日：2005-03-10
Applicant: 松下电器产业株式会社
IPC: H01L21/82 , H01L21/8234 , H01L27/088
CPC classification number: H01L27/118
Abstract: 一种可编程逻辑设备包括功耗和面积可以减少的可编程元件。可编程逻辑设备(101)包括：第一逻辑元件(102)；和第二逻辑元件(104)，其具有与所述第一逻辑元件(102)相同的逻辑，但是其操作速度的设计上限低于第一逻辑元件(102)的操作速度的设计上限。
-
公开(公告)号：CN1516381A
公开(公告)日：2004-07-28
申请号：CN03145161.6
申请日：1998-06-29
Applicant: 松下电器产业株式会社
CPC classification number: H03M13/6502 , H03M13/3961 , H03M13/4107 , H03M13/4169 , H03M13/6561 , H03M13/6563 , H03M13/6569
Abstract: 从路径量度存储装置1中读取两个路径量度(PM0，PM1)，从分支量度存储装置3中读取两个分支量度(BM0，BM1)。由比较装置5、加法装置6、比较结果存储装置7和选择装置8使用PM0+MB0和PM1+BM1来执行ACS运算。与此ACS运算平行，由比较装置9、加法装置10、比较结果存储装置11和选择装置12使用PM0+MB1和PM1+BM0来执行ACS运算。
-
公开(公告)号：CN1049778C
公开(公告)日：2000-02-23
申请号：CN93118166.6
申请日：1993-09-29
Applicant: 松下电器产业株式会社
IPC: H03M13/23
CPC classification number: H03M13/6502 , G06F17/10 , H03M13/3961 , H03M13/41 , H03M13/4107 , H03M13/413 , H03M13/4169 , H03M13/6505
Abstract: 本发明公开了一种用于进行误码校错用卷积码的维特比译码的运算装置，其包括存储器，鼓式移位器，移位寄存器及数据变换器。其中以数据变换器的输出信号数据作为鼓式移位器的移位比特数，将从所述存储器读取的数据按照由所述数据变换器的输出信号数据所指定的移位比特数，由鼓式移位器进行移位，并将鼓式移位器的输出信号数据输入到移位寄存器，从而高速度地进行维特比译码。
-
-
-
-
-
-
-
-
-
Search Results
21
records
(took 0.029 seconds)
