公开(公告)号：CN100447896C

公开(公告)日：2008-12-31

申请号：CN200410063219.2

申请日：2004-06-30

Applicant: 松下电器产业株式会社

Inventor： 金原旭成 ,  辻村和树 ,  角谷范彦

IPC: G11C11/34

CPC classification number: G11C7/1069 ,  G11C7/1051 ,  G11C7/1078 ,  G11C7/1096 ,  G11C7/12 ,  G11C7/18 ,  G11C11/419 ,  G11C2207/002

Abstract: 本发明提供一种半导体存储装置，包括多个具有至少2个以上的存储器单元(100)的存储器单元组(101)。各存储器单元组(101)具有读出部(103)和写入部(102)。存储器单元(100)的数据由一方位线(BIT)经由上述读出部(103)从读出用全局位线(RGBIT)读出。写入部(102)被在自身的存储器单元组(101)内的至少2个以上的存储器单元(100)所共用。由此，即使是从位线对的一方经由读出用全局位线输出存储器单元数据的构成，采用通常的6晶体管构成存储器单元，也能够很好的进行向存储器单元的数据写入。

公开(公告)号：CN1866396A

公开(公告)日：2006-11-22

申请号：CN200610084720.6

申请日：2006-05-18

Applicant: 松下电器产业株式会社

Inventor： 金原旭成

IPC: G11C11/34

CPC classification number: G11C11/413 ,  G11C7/1006 ,  G11C7/1078 ,  G11C7/1096

Abstract: 本发明提供一种常规电压下不加长字线激活时间而用低电压也能高速执行写入运作的半导体存储器件。具有：由2个NMOS晶体管(MN5、MN6)构成并将其各自的源极连接到接地电位且一晶体管(MN5)的漏极连接一条位线(BIT)而另一晶体管(MN6)的漏极连接另一条位线(NBIT)的写入电路(101)；以及产生写入数据(DI)的反相数据与写入用列选择信号(CW)的逻辑积(NDCW)并将该逻辑积(NDCW)输入到一晶体管(MN5)的栅极而且产生写入数据(DI)与写入用列选择信号(CW)的逻辑积(DCW)并将该逻辑积(DCW)输入到第1晶体管(MN6)的栅极的列选择和数据输入电路(102)。

公开(公告)号：CN101383182B

公开(公告)日：2013-01-02

申请号：CN200810213941.8

申请日：2008-08-28

Applicant: 松下电器产业株式会社

Inventor： 小池刚 ,  金原旭成

IPC: G11C7/12 ,  G11C11/413 ,  G11C11/417

CPC classification number: G11C7/12 ,  G11C11/413

Abstract: 本发明提供一种半导体存储装置。在该半导体存储装置中，连接至存储单元的位线的电压由预充电电路逐步升高到电源电压。在数据从存储单元中被读取之前，位线的电压由降压电路逐步降低到低于电源电压的电压电平。预充电开关元件控制高电势侧电源与预充电电路之间的连接和低电势侧电源与预充电电路之间的连接。电源连接电路被提供在预充电开关元件与高电势侧电源之间。地连接电路被提供在预充电开关元件连接至电源连接电路的连接点与低电势侧电源之间。

公开(公告)号：CN100552818C

公开(公告)日：2009-10-21

申请号：CN200310123704.X

申请日：2003-12-16

Applicant: 松下电器产业株式会社

Inventor： 金原旭成 ,  奥山博昭

IPC: G11C11/417 ,  H01L27/11

CPC classification number: G11C11/419

Abstract: 一种半导体存储器，经激活用晶体管(MN5A、MN5B)分别将连接到各对位线(BITO、NBITO)、(BIT1、NBIT1)上的同一列的存储单元(1A～1B、1C～1D)的驱动用晶体管(MN3A、MN4A～MN3B、MN4B)、(MN3C、MN4C～MN3D、MN4D)的源极公共地连接到低电压电源(VSS)上。在写入数据时，使连接到选择位线对(例如BITO、NBITO)上的同一列的存储单元(1A～1B)的激活用晶体管(MN5A)为非导通，使该同一列的存储单元(1A～1B)的驱动用晶体管的源极成为浮置状态。从而能良好地保持非选择存储单元的数据，且即使是低电源电压也可只对一个选择存储单元写入数据。

公开(公告)号：CN101383182A

公开(公告)日：2009-03-11

申请号：CN200810213941.8

申请日：2008-08-28

Applicant: 松下电器产业株式会社

Inventor： 小池刚 ,  金原旭成

IPC: G11C7/12 ,  G11C11/413 ,  G11C11/417

CPC classification number: G11C7/12 ,  G11C11/413

Abstract: 本发明提供一种半导体存储装置。在该半导体存储装置中，连接至存储单元的位线的电压由预充电电路逐步升高到电源电压。在数据从存储单元中被读取之前，位线的电压由降压电路逐步降低到低于电源电压的电压电平。预充电开关元件控制高电势侧电源与预充电电路之间的连接和低电势侧电源与预充电电路之间的连接。电源连接电路被提供在预充电开关元件与高电势侧电源之间。地连接电路被提供在预充电开关元件连接至电源连接电路的连接点与低电势侧电源之间。

公开(公告)号：CN100356478C

公开(公告)日：2007-12-19

申请号：CN200410001442.4

申请日：2004-01-08

Applicant: 松下电器产业株式会社

Inventor： 角谷范彦 ,  法邑茂夫 ,  中井洋次 ,  金原旭成 ,  辻村和树

IPC: G11C11/413

CPC classification number: G11C11/419

Abstract: 本发明涉及半导体存储器，提供了即使是存取晶体管和激励晶体管的栅极幅度相等的场合也稳定地动作的半导体存储装置。当在位线对31、32之间设置空位线33，将位线对31、32设定为电源电压，将空位线33设定为接地电压之后，对它们进行均衡。在以后的读出中，当激活字线30时，由于位线对31、32是已变成比电源电压低的中间电位的状态，因此存储晶体管11、21的电流驱动能力在外观上下降，存储单元10的静态噪声容限变大。