统一存储器系统
    11.
    发明公开

    公开(公告)号:CN101089832A

    公开(公告)日:2007-12-19

    申请号:CN200710111103.5

    申请日:2007-06-11

    CPC classification number: G06F13/161

    Abstract: 本发明提供一种统一存储器系统,该系统包括:由多个主控装置存取的存储器;预测存取控制部,根据所述多个主控装置之一的CPU对所述存储器的第1存取请求,产生对所述存储器的预测性的第2存取请求;存储控制器,接收所述第1和第2存取请求、以及所述多个主控装置中所述CPU之外的其他主控装置对所述存储器的存取请求,并对所述存储器执行这些请求。所述预测存取控制部,根据有关对所述存储器存取的信息即预测存取信息,产生所述第2存取请求。通过本发明,可以提高统一存储器系统的性能。

    用来解码并执行指令的处理器

    公开(公告)号:CN100356316C

    公开(公告)日:2007-12-19

    申请号:CN200410002278.9

    申请日:1997-11-28

    CPC classification number: G06F9/3001 G06F7/49921 G06F7/5443 G06F7/57

    Abstract: 一种用来解码并执行指令的处理器,该处理器包括:正值转换及饱和运算单元,用于:a)当数据为负时,将数据变为零,并且b)当数据超过最大值时,将数据饱和为最大值,其中,转换处理及饱和处理至少两者之一由一个指令来执行。为了高速地执行把带码数据变换成无码数据的正值处理和以适当位修整的饱和运算处理,在使正值饱和运算指令“MCSST D1”解码的情况下,积和结果专用寄存器6向总线P1输出保持值。比较电路22比较积和结果专用寄存器6的保持值和带32位码整数0x000000FF的大小。正负判断电路23判断由积和结果专用寄存器6保持的值的第8位是否为ON。多路转换器24向数据总线18输出积和结果专用寄存器6的保持值、常数发生电路21产生的最大值“0x000000F”、正值饱和运算指令“MCSST D1”产生的零值“0x0000_0000”中的任一个。

    多主机系统和数据传送系统

    公开(公告)号:CN101034381A

    公开(公告)日:2007-09-12

    申请号:CN200710085547.6

    申请日:2007-03-08

    CPC classification number: G06F12/0862 G06F2212/6022

    Abstract: 本发明提供一种多主机系统,在多主机处理中,在存储器上的共享区域共享数据的情况下,可以减轻用于确认主机经存储控制器向存储器写入共享数据的处理所需的系统负担。具有存储控制器(4),执行从主机(1~3)发行的对存储器(5)的访问请求;主机(1),向所述存储控制器(4)发行所述数据对所述共享区域的写入请求;预取控制部(9),确认将所述数据写入到所述共享区域中,并从所述共享区域中预取出所述数据;主机(2),从所述预取单元通知预取所述数据,并读取所述预取的数据。

    数据传送装置和数据传送方法

    公开(公告)号:CN1584859A

    公开(公告)日:2005-02-23

    申请号:CN200410057802.2

    申请日:2004-08-18

    CPC classification number: G06F13/4282

    Abstract: 在数据传送装置中传送数据所需的操作周期数被减少。由于提供数据传送控制部件110,用于基于传送等待时间信息591和592来控制对于传送源和传送目的的访问定时,从传送源设备121输出的数据被传送目的设备122直接获取。结果,可以省略将数据临时存储到数据缓冲器中所需的数据传送时间,以及由于省略了数据缓冲器,可以减小电路规模并缩短数据传送时间。

Patent Agency Ranking