-
公开(公告)号:CN1256005A
公开(公告)日:2000-06-07
申请号:CN99800053.1
申请日:1999-01-21
Applicant: 索尼株式会社
CPC classification number: G06F11/1008 , G06F11/1068 , G06F11/1072 , G11C7/1006 , G11C11/56 , G11C11/5621 , G11C16/04 , G11C29/00 , G11C29/42 , H03M13/15
Abstract: 本发明涉及适于多值记录快擦写存储器等的存储装置等。设计快擦写存储器10用于16值(4位)记录。对于写入操作,编码器(12)把输入数据Din转换成缩短Reed-Solomon码以提供写数据WD。变换器(13)把写数据WD转换成4位并行数据。将经转换数据馈送并写入到连续构成单元阵列(11)的每个存储单元。对于读取操作,变换器(14)把读取数据RD从所述单元阵列(11)转换成1字节(8位)并行数据,而且向解码器(15)提供经转换的数据以字节为单位进行纠错处理,从而获得输出数据Dout。由于采用Reed-Solomon,所以对于少量差错需要校正时可以获得良好性能。
-
公开(公告)号:CN1220523A
公开(公告)日:1999-06-23
申请号:CN98125361.X
申请日:1998-12-18
Applicant: 索尼株式会社
IPC: H03M13/12
CPC classification number: H03M13/4176 , H03M13/4161
Abstract: 在路径存储器电路中设置三个位数为8字数为4的双端口RAM。根据控制电路的控制每个时钟将路径选择信息顺序写入三个RAM。另外,根据控制电路的控制每个时钟从RAM读出路径选择信息,并且作为所读的路径选择信息等输入到跟踪电路。跟踪电路根据所读的路径选择信息以及控制电路形成的跟踪起始状态信息执行三次跟踪操作。根据跟踪结果,获得译码数据和后续时钟的跟踪起始状态。
-
公开(公告)号:CN101499992B
公开(公告)日:2012-12-26
申请号:CN200910005819.6
申请日:2009-02-01
Applicant: 索尼株式会社
CPC classification number: H04L27/3827 , H04L1/0054 , H04L1/208 , H04L7/042
Abstract: 本发明涉及解码设备和方法、接收设备和方法以及程序。在此公开了一种对通过解调从载波的数字调制产生的正交调制信号而获得的解调数据进行解调并检测同步的解码设备,该解码设备包括:解码器,被配置为对作为通过解调正交调制信号获得的并且由同相轴数据和正交轴数据组成的解调数据的第一解调数据进行解码,并且对通过交换第一解调数据的同相轴数据和正交轴数据而获得的第二解调数据进行解码;以及同步检测器,被配置为从通过解码第一解调数据获得的第一解码数据检测预定信息符号序列之间的边界,并且从通过解码第二解调数据获得的第二解码数据检测边界,该同步检测器基于对边界的检测结果选择并输出第一解码数据和第二解码数据之一。
-
公开(公告)号:CN101208864B
公开(公告)日:2012-06-06
申请号:CN200680022926.4
申请日:2006-04-20
Applicant: 索尼株式会社
IPC: H03M13/19
CPC classification number: H03M13/1168 , H03M13/1114 , H03M13/1137 , H03M13/116 , H03M13/6505 , H03M13/6566
Abstract: 本发明涉及一种可以抑制装置的大规模化的同时高精度地进行LDPC码的解码的解码装置及解码方法。计算部1102使用从解码中间结果保存用存储器1104通过循环移位电路1101提供的解码中间结果D1101,进行与3个校验节点运算对应的第1运算,将其结果得到的解码中间结果D1102存储到解码中间结果保存用存储器1103。计算部415使用从解码中间结果保存用存储器1103通过循环移位电路提供的解码中间结果D414,进行与6个变量节点的运算对应的第2运算,将其结果得到的解码中间结果D415存储到解码中间结果保存用存储器1104。本发明例如可以应用于接收卫星广播的调谐器。
-
公开(公告)号:CN101714967A
公开(公告)日:2010-05-26
申请号:CN200910175082.2
申请日:2009-09-27
Applicant: 索尼株式会社
CPC classification number: H04L25/0212 , H04L25/022 , H04L25/0232 , H04L27/2647 , H04L27/2665
Abstract: 本发明提供了信息处理器和信息处理方法、显示设备及程序。信息处理器包括:接收部件,被配置来接收根据OFDM系统发送的OFDM信号;FFT运算部件,被配置来对OFDM信号在预定区间内的信号执行FFT;延迟谱估计部件,被配置来根据由接收部件接收的OFDM信号来估计延迟谱;符号间干扰量估计部件,被配置来通过使用由延迟谱估计部件估计出的延迟谱,来分别估计该预定区间内的多个候选的符号间干扰量;以及搜索部件,被配置来从该预定区间中的多个候选中搜索具有符号间干扰量估计部件所估计出的最小符号间干扰量的候选,并将关于这样搜出的候选的数据作为所述预定区间提供给FFT运算部件。
-
公开(公告)号:CN101656703A
公开(公告)日:2010-02-24
申请号:CN200910168093.8
申请日:2009-08-21
Applicant: 索尼株式会社
CPC classification number: H04L25/0234 , H04L5/0007 , H04L5/0048 , H04L25/0216 , H04L25/022 , H04L25/03159 , H04L27/2605 , H04L27/2647 , H04L27/2657 , H04L27/2662 , H04L2025/03414
Abstract: 本发明公开了接收设备、信号处理方法和程序。接收设备包括:导频提取部件;第一估计部件;第二估计部件;第三估计部件;失真校正部件;和滤波器控制部件。
-
-
公开(公告)号:CN101310446A
公开(公告)日:2008-11-19
申请号:CN200680042335.3
申请日:2006-09-07
Applicant: 索尼株式会社
CPC classification number: H04L1/0052 , H03M13/1111 , H03M13/118 , H03M13/6577 , H04L1/0057
Abstract: 用于高精度地解码LDPC码而同时抑制设备尺寸的增大的解码设备和方法。校验节点计算器(181)执行包括非线性函数φ(x)和非线性函数的反函数φ-1(x)的计算的校验节点计算,以便解码LDPC码。可变节点计算器(103)执行可变节点的可变节点计算,以便解码LDPC码。校验节点计算器(181)具有LUT,其接收使用固定量化宽度表示数值的定点量化值,并输出非线性函数φ(x)的计算结果作为半浮点量化值,其为使用根据位序列的一部分而确定的量化宽度表示数值的位序列;以及LUT,其接收半浮点量化值并输出反函数φ-1(x)的计算结果作为定点量化值。本发明可以应用于(例如)接收卫星广播的调谐器。
-
公开(公告)号:CN1272253A
公开(公告)日:2000-11-01
申请号:CN99800819.2
申请日:1999-05-17
Applicant: 索尼株式会社
IPC: H03M13/23
CPC classification number: H03M13/3972 , H03M13/3905 , H03M13/3911 , H03M13/3922 , H03M13/3927 , H03M13/6566
Abstract: 计算状态数目×舍项长度的Ⅰβ(βt~βt-D+1)之后,边计算此后续的舍项长度以外的Ⅰβ(βt-D~βt-2D+1)边依次对其舍项长度以外软输出进行计算,同时依次计算下一舍项长度的Ⅰβ。这样,解码器4通过以并行方式对舍项长度内的Ⅰβ和逆向舍项长度以上的Ⅰβ进行计算,这样每一时钟的Ⅰβ的计算便为状态数目×2,以很少的计算量即可完成,可以提高解码动作的速度。
-
公开(公告)号:CN1220522A
公开(公告)日:1999-06-23
申请号:CN98125339.3
申请日:1998-12-18
Applicant: 索尼株式会社
IPC: H03M13/12
CPC classification number: H03M13/6583 , H03M13/4107 , H03M13/4123 , H03M13/4161 , H03M13/4176
Abstract: 除了存储单元序列之外设置一个与分割长度一样长的寄存器序列,相应于每个状态排列。与状态00相应的寄存器序列中各级的选择器的输出被输入到寄存器序列中的一个寄存器1021中和选择器中。将前级寄存器的输出分别输入到那三个选择器中。在终止接收字以及其他情形下,这三个选择器根据控制电路的控制将输出切换到后级。从而,在终止接收字时,原样传送存储在寄存器序列中的信息。利用这种操作,在终止接收字时能对到达状态00的路径进行译码。
-
-
-
-
-
-
-
-
-