公开(公告)号：CN101453211B

公开(公告)日：2012-10-03

申请号：CN200810178935.3

申请日：2008-12-05

Applicant: 索尼株式会社

Inventor： 千田满 ,  水桥比吕志

IPC: H03L7/06 ,  G09G3/20 ,  G09G3/36 ,  G02F1/1362

CPC classification number: H03L7/0814 ,  G09G3/2096 ,  G09G5/008 ,  G09G2300/0426 ,  G09G2310/0291 ,  G09G2330/021 ,  H03L7/0812 ,  H03L7/0818 ,  H03L7/0891

Abstract: 一种延迟同步环型时钟信号生成电路包括：延迟线路，其用于将第一时钟信号以设定的延迟量延迟并输出；延迟时长设置单元，其用于根据从输出端输出的第二时钟信号和第一时钟信号之间的相位差设置延迟线路的延迟时长；相位关系判定单元，其用于判断第一时钟信号和第二时钟信号的相位关系是否为特定的相位关系；以及相位反转/非反转单元，其用于在检测到特定的相位关系时在包括延迟线路的传输线路上对第一时钟信号进行相位反转。本发明还提供了设置有所述延迟同步环型时钟信号生成电路的显示面板模块、成像装置和电子设备。采用上述结构的时钟信号生成电路可以使延迟量的调整范围减半，从而可以减小电路面积。

公开(公告)号：CN101453212A

公开(公告)日：2009-06-10

申请号：CN200810178937.2

申请日：2008-12-05

Applicant: 索尼株式会社

Inventor： 千田满 ,  水桥比吕志

IPC: H03L7/06 ,  G09G3/20 ,  G09G3/36 ,  G02F1/1362

CPC classification number: H03L7/0814 ,  H03L7/0818 ,  H03L7/10

Abstract: 本发明提供了延迟同步环型时钟信号生成电路、显示面板模块、成像装置和电子设备。该时钟信号生成电路包括：数字延迟线路，其用于延迟第一时钟信号并产生第二时钟信号；环型移位寄存器，其用于通过其各级的触发器输出而设定所述数字延迟线路的延迟时间长度；以及延迟量控制单元，其基于所述第一时钟信号与所述第二时钟信号之间的相位关系来控制向所述环型移位寄存器供应移位时钟的操作。利用上述结构的时钟信号生成电路，使得能在用高阻抗薄膜晶体管形成所述电路的情况下实现小的电路规模。

公开(公告)号：CN101453211A

公开(公告)日：2009-06-10

申请号：CN200810178935.3

申请日：2008-12-05

Applicant: 索尼株式会社

Inventor： 千田满 ,  水桥比吕志

IPC: H03L7/06 ,  G09G3/20 ,  G09G3/36 ,  G02F1/1362

CPC classification number: H03L7/0814 ,  G09G3/2096 ,  G09G5/008 ,  G09G2300/0426 ,  G09G2310/0291 ,  G09G2330/021 ,  H03L7/0812 ,  H03L7/0818 ,  H03L7/0891

Abstract: 一种延迟同步环型时钟信号生成电路包括：延迟线路，其用于将第一时钟信号以设定的延迟量延迟并输出；延迟时长设置单元，其用于根据从输出端输出的第二时钟信号和第一时钟信号之间的相位差设置延迟线路的延迟时长；相位关系判定单元，其用于判断第一时钟信号和第二时钟信号的相位关系是否为特定的相位关系；以及相位反转/非反转单元，其用于在检测到特定的相位关系时在包括延迟线路的传输线路上对第一时钟信号进行相位反转。本发明还提供了设置有所述延迟同步环型时钟信号生成电路的显示面板模块、成像装置和电子设备。采用上述结构的时钟信号生成电路可以使延迟量的调整范围减半，从而可以减小电路面积。