-
公开(公告)号：CN101521499A
公开(公告)日：2009-09-02
申请号：CN200910004638.1
申请日：2009-03-02
Applicant: 索尼株式会社
Abstract: 本申请公开了一种相位检测器、一种相位比较器、以及一种时钟同步设备。一种触发器电路包括：第一锁存器电路，其接收数据信号和上升延迟时钟信号的输入，根据上升延迟时钟信号的下降而升高第一节点的信号，并且根据上升延迟时钟信号的上升而降低第一节点的信号；第二锁存器电路，其接收第一节点的信号和时钟信号的输入，并且在时钟信号下降的定时降低第二节点的信号；第三锁存器电路，其接收第二节点的信号和时钟信号的输入，并且生成用于维持数据信号的输出信号；以及下拉电路，其利用上升延迟时钟信号下拉第一节点的信号。
-
公开(公告)号：CN101661353B
公开(公告)日：2012-07-11
申请号：CN200910166700.7
申请日：2009-08-28
Applicant: 索尼株式会社
IPC: G06F3/042
CPC classification number: G06K9/38
Abstract: 提供一种图像识别方法、图像识别装置以及图像输入输出装置，其不依赖由于外部环境或装置的内部结构所引起的噪声的历时变化，能够高精度地识别与光接收面内接近或者接触的对称物。所述图像识别方法包括：第1步骤(步骤S1)，在光接收面上矩阵状地配置的光接收元件中，取得第n次光接收数据；第2步骤(步骤S2)，在所述光接收元件中取得第n+1次光接收数据；第3步骤(步骤S3)，计算从所述第n+1次取得的光接收数据中减去所述第n次取得的光接收数据的差分数据；以及第4步骤(步骤S4～)，基于差分数据进行图像识别。
-
公开(公告)号：CN101661353A
公开(公告)日：2010-03-03
申请号：CN200910166700.7
申请日：2009-08-28
Applicant: 索尼株式会社
IPC: G06F3/042
CPC classification number: G06K9/38
Abstract: 提供一种图像识别方法、图像识别装置以及图像输入输出装置，其不依赖由于外部环境或装置的内部结构所引起的噪声的历时变化，能够高精度地识别与光接收面内接近或者接触的对称物。所述图像识别方法包括：第1步骤(步骤S1)，在光接收面上矩阵状地配置的光接收元件中，取得第n次光接收数据；第2步骤(步骤S2)，在所述光接收元件中取得第n+1次光接收数据；第3步骤(步骤S3)，计算从所述第n+1次取得的光接收数据中减去所述第n次取得的光接收数据的差分数据；以及第4步骤(步骤S4～)，基于差分数据进行图像识别。
-
公开(公告)号：CN101414825B
公开(公告)日：2012-06-27
申请号：CN200810170249.1
申请日：2008-10-16
Applicant: 索尼株式会社
CPC classification number: H04N5/335 , G09G3/20 , G09G5/008 , G09G2300/0408 , G09G2310/08 , H03L7/0812 , H03L7/0814 , H04N5/3765
Abstract: 一种延迟锁定环型的时钟信号生成电路，其包括：延迟线路，其被配置为延迟第一时钟信号以生成第二时钟信号；延迟量控制器，其被配置为改变延迟线路中的延迟量，使得第二时钟信号的相位同步于第一时钟信号的相位；假锁定检测部，其被配置为检测第一时钟信号和第二时钟信号的假锁定状态；以及假锁定状态解除部，其被配置为在检测到假锁定状态的情况下改变延迟线路中的延迟量。
-
公开(公告)号：CN101547007B
公开(公告)日：2012-05-30
申请号：CN200910129892.4
申请日：2009-03-30
Applicant: 索尼株式会社
CPC classification number: H03L7/0814 , H03L7/0818 , H03L7/093
Abstract: 一种延迟锁相环电路，包括：相位比较器，检测外部时钟和内部时钟之间的相位差；上/下计数器，根据来自所述相位比较器的输出信号来控制延迟时间；以及延迟线，包括与从所述上/下计数器输出的信号的多个位对应的多个单元延迟电路，以便控制外部时钟的延迟以使外部时钟与内部时钟相一致，并且在该延迟线中，由所述上/下计数器的输出中的相同位的输出控制的单元延迟电路在所述多个延迟电路的连接中并不串联地彼此相邻连接。
-
Patent Agency Ranking
公开(公告)号：CN101714566A
公开(公告)日：2010-05-26
申请号：CN200910179411.0
申请日：2009-10-09
Applicant: 索尼株式会社
IPC: H01L27/146 , H01L27/02 , H01L31/102 , H01L31/101 , H01L29/861
CPC classification number: H01L27/1446 , H01L31/145
Abstract: 本发明提供了传感器元件、驱动其的方法、输入装置、显示装置和通信装置。传感器元件包括：彼此串联连接的两个二极管元件，以及电容元件，电容元件的一端连接到两个二极管元件之间的结点。二极管元件每个均包括：半导体层，其具有在面内方向上彼此面对的p型半导体区域和n型半导体区域；阳电极，其连接到p型半导体区域；阴电极，其连接到n型半导体区域；栅极绝缘膜，其在层叠方向上面对半导体层；以及栅电极，栅电极面对半导体层，且栅极绝缘膜位于栅电极与半导体层之间。
-
公开(公告)号：CN101689083A
公开(公告)日：2010-03-31
申请号：CN200980000474.3
申请日：2009-03-18
Applicant: 索尼株式会社
CPC classification number: G06F3/0421 , G06F3/0412 , G06F3/0416 , G06F3/042 , G06F3/04883 , G06F2203/04101 , G09G3/3406 , G09G2354/00 , G09G2360/142 , H04N5/378
Abstract: 提供了一种成像设备，其不管使用条件如何，都可以稳定地检测对象，同时减少制造成本。当将来自背光(15)的照明光通过I/O显示面板20发射到邻近对象时，根据照明光的反射光(Lon)和环境光(外部光)(LO)的总光量在每一图像拾取像素(33)中存储充电电荷。当不发射上述照明光时，根据环境光(LO)的光量对每一图像拾取像素(33)进行放电。由于在从每一图像拾取像素(33)获得的图像拾取信号中减去根据环境光(LO)的分量，因此可获得邻近对象的信息而不受环境光(LO)的影响。此外，在从图像信号创建图像时，光接收驱动电路13需要比常规情况中更少数目的帧存储器13A。
-
公开(公告)号：CN101414825A
公开(公告)日：2009-04-22
申请号：CN200810170249.1
申请日：2008-10-16
Applicant: 索尼株式会社
CPC classification number: H04N5/335 , G09G3/20 , G09G5/008 , G09G2300/0408 , G09G2310/08 , H03L7/0812 , H03L7/0814 , H04N5/3765
Abstract: 一种延迟锁定环型的时钟信号生成电路，其包括：延迟线路，其被配置为延迟第一时钟信号以生成第二时钟信号；延迟量控制器，其被配置为改变延迟线路中的延迟量，使得第二时钟信号的相位同步于第一时钟信号的相位；假锁定检测部，其被配置为检测第一时钟信号和第二时钟信号的假锁定状态；以及假锁定状态解除部，其被配置为在检测到假锁定状态的情况下改变延迟线路中的延迟量。
-
公开(公告)号：CN101714566B
公开(公告)日：2012-01-04
申请号：CN200910179411.0
申请日：2009-10-09
Applicant: 索尼株式会社
IPC: H01L27/146 , H01L27/02 , H01L31/102 , H01L31/101 , H01L29/861
CPC classification number: H01L27/1446 , H01L31/145
Abstract: 本发明提供了传感器元件、驱动其的方法、输入装置、显示装置和通信装置。传感器元件包括：彼此串联连接的两个二极管元件，以及电容元件，电容元件的一端连接到两个二极管元件之间的结点。二极管元件每个均包括：半导体层，其具有在面内方向上彼此面对的p型半导体区域和n型半导体区域；阳电极，其连接到p型半导体区域；阴电极，其连接到n型半导体区域；栅极绝缘膜，其在层叠方向上面对半导体层；以及栅电极，栅电极面对半导体层，且栅极绝缘膜位于栅电极与半导体层之间。
-
公开(公告)号：CN101547007A
公开(公告)日：2009-09-30
申请号：CN200910129892.4
申请日：2009-03-30
Applicant: 索尼株式会社
CPC classification number: H03L7/0814 , H03L7/0818 , H03L7/093
Abstract: 一种延迟锁相环电路，包括：相位比较器，检测外部时钟和内部时钟之间的相位差；上/下计数器，根据来自所述相位比较器的输出信号来控制延迟时间；以及延迟线，包括与从所述上/下计数器输出的信号的多个位对应的多个单元延迟电路，以便控制外部时钟的延迟以使外部时钟与内部时钟相一致，并且在该延迟线中，由所述上/下计数器的输出中的相同位的输出控制的单元延迟电路在所述多个延迟电路的连接中并不串联地彼此相邻连接。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.019 seconds)
