-
公开(公告)号：CN109039337A
公开(公告)日：2018-12-18
申请号：CN201810768140.1
申请日：2018-07-13
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H03M1/38
CPC classification number: H03M1/38
Abstract: 本发明提供一种基于预加重的逐次逼近型模数转换器，包括：电容型数模转换器，其一输入端连接采样信号，其另一输入端连接基准电压，根据控制信号控制电容阵列中各电容开关连接不同电位的基准电压输出转换电压；比较器，其一输入端连接转换电压，其另一输入端接地，用于比较采样信号与转换电压输出比较信号；数字逻辑单元，其输入端分别连接比较信号与时钟信号，其输出端逐次输出数字信号；预加重电路，其输入端连接数字逻辑单元，其输出端连接电容型模数转换单元，用于提高数字信号的高频分量输出经预加重的控制信号。通过增加预加重电路，缩短了电容型数模转换器的建立时间，在不牺牲线性度的情况下，以较低的硬件消耗和功耗提高了其转换速度。
-
公开(公告)号：CN104836552B
公开(公告)日：2018-02-13
申请号：CN201510243084.6
申请日：2015-05-13
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H03K3/64
Abstract: 本发明公开了一种高压窄脉冲产生电路，至少包括用于产生第一负窄脉冲信号、第二负窄脉冲信号和正窄脉冲信号的窄脉冲信号产生模块，用于接收所述正窄脉冲信号和所述第二负窄脉冲信号并生成倍压窄脉冲信号的倍增窄脉冲信号产生模块；与窄脉冲信号产生模块和倍压窄脉冲信号产生模块连接的高压窄脉冲信号转换模块，该转换模块适于接收所述第一负窄脉冲信号和所述倍增窄脉冲信号，并输出高压窄脉冲信号，本发明提供的高压窄脉冲产生电路可以在芯片内部产生2倍于电源电压的高压窄脉冲，可在深亚微米极低电源电压条件下瞬间充分地打开NMOS晶体管，从而对开关电容电路中采样电容有效复位。解决了传统窄脉冲产生电路不能有效开启NMOS晶体管的问题。
-
公开(公告)号：CN105680818A
公开(公告)日：2016-06-15
申请号：CN201610101149.8
申请日：2016-02-24
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H03H7/38
CPC classification number: H03H7/38
Abstract: 本发明提供一种芯片片上电阻自校正电路，包括产生参考电流的参考电流产生电路，接收参考电流并按1：1比例输出电流I1和I2的电流镜电路，电流I1输出至比较器的正输入端和芯片外接高精度电阻，电流I2输出至比较器的负输入端和芯片上阻值数字可调电阻，比较器比较芯片外接高精度电阻和芯片上阻值数字可调电阻的阻值大小，以及根据比较器反馈的比较结果，在时序产生电路产生的时序信号控制下，逐次设置和确定数字信号各位的值，最终使得芯片上阻值数字可调电阻的阻值逐次逼近芯片外接高精度电阻的阻值。本发明还提供一种芯片片上电阻自校正方法。本发明提供的校正电路和方法，可实现芯片大批量生产，降低了芯片成本，提升了产品市场竞争力。
-
公开(公告)号：CN104270124A
公开(公告)日：2015-01-07
申请号：CN201410482378.X
申请日：2014-09-19
Applicant: 中国电子科技集团公司第二十四研究所
CPC classification number: H03K5/135 , H03K2005/00078 , H03K2005/00163
Abstract: 本发明提供一种基于边沿相加的时钟延迟调节电路及其集成芯片，其中，时钟延迟调节电路包括时钟延迟单元，用于对从其输入端输入的时钟信号做相等间隔延迟，以得到至少三个间隔相等时间的延迟时钟信号并予以输出；权系数单元，用于根据其输入端输入的数字码生成与延迟时钟信号个数相同的权重信号并予以输出；边沿相加单元，用于接收延迟时钟信号和权重信号，并依据权重信号将延迟时钟信号做加权求和处理后予以输出，以得到具有与延迟时钟信号个数相同的连续时钟上升沿/连续时钟下降沿的新时钟信号；另外，还可将时钟延迟调节电路做成一种集成芯片。本发明很好地解决了现有时钟延迟调节电路调节精确低而无法满足高精确分时采样要求的问题。
-
公开(公告)号：CN102841629B
公开(公告)日：2014-07-30
申请号：CN201210349381.5
申请日：2012-09-19
Applicant: 中国电子科技集团公司第二十四研究所
IPC: G05F3/26
Abstract: 本发明公开了一种BiCMOS电流型基准电路，包括基准核电路、启动电路和基准电流输出电路；其中基准核电路由三部分组成：电流镜电路、正温度系数电流产生电路、负温度系数电流产生电路；电流镜电路用于产生匹配的支路电流，正温度系数电流与负温度系数电流按一定的比例相加得常温下温度系数为零的基准电流；启动电路，用于上电时启动基准核电路；基准电流输出电路，用于把基准核电路产生的基准电流成比例的输出，相比传统的电压型基准电路，本发明因为采用电流传输的方法，具有不受电源网络直流压降的影响，传输损耗小，匹配性好、温度稳定性好，芯片占用面积小，开机自启动等优点，特别适用于模数/数模转换器对参考信号要求十分苛刻的场合。
-
Patent Agency Ranking
公开(公告)号：CN102035535B
公开(公告)日：2012-11-07
申请号：CN201010527192.3
申请日：2010-11-02
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H03K19/0185
Abstract: 本发明涉及一种低压输入缓冲器电路，它包括一个主缓冲单元和一个辅助缓冲单元。与常规低压输入缓冲器电路相比，它具有以下特点：1)由于消除了输入管M1、M2的体效应影响，本发明电路的输出电压幅度下降仅为3％～5％，而常规输入缓冲器电路的输出电压下降幅度为20％左右；2)由于输入管M1、M2的阈值电压Vth不随输入信号的变化而变化，消除了由输入信号引入的线形失真，大幅提高了缓冲器的线形度，本发明电路的无杂散动态范围SFDR可达85dB以上。本发明电路可广泛应用于采用低压深阱CMOS工艺的超高速采样/保持电路。
-
公开(公告)号：CN102035535A
公开(公告)日：2011-04-27
申请号：CN201010527192.3
申请日：2010-11-02
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H03K19/0185
Abstract: 本发明涉及一种低压输入缓冲器电路，它包括一个主缓冲单元和一个辅助缓冲单元。与常规低压输入缓冲器电路相比，它具有以下特点：1)由于消除了输入管M1、M2的体效应影响，本发明电路的输出电压幅度下降仅为3％～5％，而常规输入缓冲器电路的输出电压下降幅度为20％左右；2)由于输入管M1、M2的阈值电压Vth不随输入信号的变化而变化，消除了由输入信号引入的线形失真，大幅提高了缓冲器的线形度，本发明电路的无杂散动态范围SFDR可达85dB以上。本发明电路可广泛应用于采用低压深阱CMOS工艺的超高速采样/保持电路。
-
公开(公告)号：CN113395048B
公开(公告)日：2023-03-14
申请号：CN202010166271.X
申请日：2020-03-11
Applicant: 中国电子科技集团公司第二十四研究所
Abstract: 本发明提供了一种混合补偿的三级运算放大器，该三级运算放大器结合了前馈(Feedforward)补偿方法和米勒(Miller)补偿方法，可对三级运算放大器的相位进行有效补偿，在维持一定带宽的情况下，有效控制三级运放的功耗，同时利用Miller补偿的优点减少前馈对输出的影响，使其可应用于高精度低功耗转换器的设计中。其中，前馈通路由原来的两路变为一路，进而降低了前馈通路的影响，相比前馈补偿，其放大器输出信号建立速度提高；但是由于第二级与第三级采用了米勒补偿，其放大器的单位增益带宽相比于前馈补偿会有所降低。所以，本发明的一种混合补偿的三级运算放大器在速度和带宽之间进行了较好地折中。
-
公开(公告)号：CN109039337B
公开(公告)日：2022-04-22
申请号：CN201810768140.1
申请日：2018-07-13
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H03M1/38
Abstract: 本发明提供一种基于预加重的逐次逼近型模数转换器，包括：电容型数模转换器，其一输入端连接采样信号，其另一输入端连接基准电压，根据控制信号控制电容阵列中各电容开关连接不同电位的基准电压输出转换电压；比较器，其一输入端连接转换电压，其另一输入端接地，用于比较采样信号与转换电压输出比较信号；数字逻辑单元，其输入端分别连接比较信号与时钟信号，其输出端逐次输出数字信号；预加重电路，其输入端连接数字逻辑单元，其输出端连接电容型模数转换单元，用于提高数字信号的高频分量输出经预加重的控制信号。通过增加预加重电路，缩短了电容型数模转换器的建立时间，在不牺牲线性度的情况下，以较低的硬件消耗和功耗提高了其转换速度。
-
公开(公告)号：CN108599751B
公开(公告)日：2021-10-08
申请号：CN201810392645.2
申请日：2018-04-27
Applicant: 中国电子科技集团公司第二十四研究所
IPC: H03K17/687
Abstract: 本发明涉及一种自举电路，该自举电路包括反相器INV31、INV32，PMOS管M31、M32、M33，NMOS管M34以及电容C31、C32；反相器INV31的输入端为自举电路的输入端，反相器INV31的输出端连接至反相器INV32的输入端和电容C31的一端，电容C31的另一端连接至PMOS管M31的漏极；PMOS管M31的栅极连接至反相器INV31的输入端，源极连接至VDD，PMOS管M31的漏极还连接至PMOS管M33的栅极；PMOS管M33的源极连接至PMOS管M32的漏极和电容C32的一端，电容C32的另一端连接至反相器INV32的输出端和NMOS管M34的源极，PMOS管M32的源极连接至VDD；NMOS管M34的漏极与PMOS管M33的漏极相互连接之后作为自举电路的输出端。本发明在面积无明显增加的条件下，提出一种高可靠自举电路，结构简单，可靠性高。
-
-
-
-
-
-
-
-
-
Search Results
84
records
(took 0.067 seconds)
