-
公开(公告)号：CN115425075B
公开(公告)日：2024-10-01
申请号：CN202211021554.0
申请日：2022-08-24
Applicant: 中国科学院微电子研究所
IPC: H01L29/739 , H01L29/06 , H01L21/331
Abstract: 本发明涉及一种平面栅IGBT器件，其背部存在异质结，通过异质结存储并导通过剩载流子，大大提升器件的关断速度，显著降低器件的关断时间和关断损耗，同时不影响器件的击穿电压与栅极氧化物电场强度，更好地实现了器件正向导通压降与关断损耗之间的折衷。本发明还涉及平面栅IGBT器件的制备方法，其与传统的SiC IGBT制备工艺适配。
-
公开(公告)号：CN116432368A
公开(公告)日：2023-07-14
申请号：CN202210003374.3
申请日：2022-01-04
Applicant: 中国科学院微电子研究所
IPC: G06F30/20 , G06F113/18 , G06F119/08
Abstract: 本公开提供一种热电联合仿真方法及装置，方法包括：构建散热模型和热电仿真模型；获取用于表示器件热容随热阻变化规律的实际结构函数；对所述散热模型和热电仿真模型进行校准，以使得根据所述散热模型和热电仿真模型得到的仿真结构函数与所述实际结构函数对应的变化规律一致。该方法及装置可以大幅度提高热电仿真的准确性和精确性，提高了器件的设计和测试的效率，并且，极大地减少浪涌、短路等破坏性试验的次数，降低测试及研发成本。
-
公开(公告)号：CN115527848A
公开(公告)日：2022-12-27
申请号：CN202110706098.2
申请日：2021-06-24
Applicant: 中国科学院微电子研究所
IPC: H01L21/3065 , H01L21/033
Abstract: 本发明涉及一种SiC沟槽的刻蚀方法，属于半导体加工技术领域，用于解决刻蚀后沟槽的侧壁粗糙度远高于外延和抛光过的晶圆表面，过高的粗糙度会降低导电沟道的迁移率和栅氧可靠性的问题。所述方法包括：在碳化硅基质表面制备图形化的掩膜层；对所述掩膜层进行图形优化；利用所述图形优化后的掩膜层对所述碳化硅基质进行刻蚀。本发明提供的技术方案能够降低刻蚀后碳化硅的侧壁粗糙度和表面波纹度，并保证器件的电学性能。
-
公开(公告)号：CN114783862A
公开(公告)日：2022-07-22
申请号：CN202110088948.7
申请日：2021-01-22
Applicant: 中国科学院微电子研究所
IPC: H01L21/28 , H01L21/3105
Abstract: 本发明提供了一种提高SiC场效应晶体管中栅氧化层可靠性的方法，该方法通过在三种加工环境下，采用不同的气体对SiO2栅氧化层依次进行三次退火处理，以降低SiO2栅氧化层界面处的C相关缺陷。也就是说，通过三次连续的退火处理，可以处理掉SiC场效应晶体管中SiO2栅氧化层界面处的多种陷阱和缺陷，界面质量得到优化，致密性得到增强，漏电流减小，可靠性得到提升，进而提高SiC场效应晶体管的性能。
-
公开(公告)号：CN109216436B
公开(公告)日：2021-08-03
申请号：CN201811065180.6
申请日：2018-09-12
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种半导体器件及其制备方法，所述半导体器件包括：N+衬底，所述N+衬底上形成有朝背面开口的多个开孔；形成于所述N+衬底上的N‑外延层，所述N‑外延层包括有源区外延层和终端区外延层，所述有源区外延层包括多个P++区域环和多个凹槽结构，其中，单个P++区域环上形成有单个凹槽结构；所述终端区外延层包括N+场截止环和多个P+保护环；形成于所述有源区外延层上的肖特基接触，形成于所述终端区外延层上的钝化层，以及形成于所述N+衬底背面和所述多个开孔内的欧姆接触。
-
Patent Agency Ranking
公开(公告)号：CN108346688B
公开(公告)日：2021-03-02
申请号：CN201810075436.5
申请日：2018-01-25
Applicant: 中国科学院微电子研究所
IPC: H01L29/06 , H01L21/329 , H01L29/872
Abstract: 本公开提供了一种具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法，包括多个第一CSL电流输运层和多个第二CSL电流输运层；第一CSL电流输运层上有选择性P++‑SiC区域环，P++‑SiC区域环上是与之对应的凹槽结构，凹槽结构上有肖特基接触电极；第二CSL电流输运层上直接是肖特基接触电极；肖特基接触电极外围设有多个P+‑SiC保护环和一个N+场截止环；肖特基接触电极边缘的设有SiO2钝化层。本公开采用凹槽技术加上P++深注入的综合技术降低芯片表面电场，减小肖特基势垒的降低效应，抑制漏电流，并优化配合CSL传输层结构大大增加电流导通能力，降低器件电学特性的温度依赖性和敏感性，在反向击穿特性不受影响下的情况下，获得高温大电流SiC电力电子器件，工艺简单、可重复。
-
公开(公告)号：CN110828538A
公开(公告)日：2020-02-21
申请号：CN201810894043.7
申请日：2018-08-07
Applicant: 中国科学院微电子研究所
IPC: H01L29/06 , H01L21/331 , H01L29/73
Abstract: 本发明公开了一种双极晶体管，包括：按自下而上的顺序依次设置的集电极、N+衬底、N-集电区、P+基区；设置于所述P+基区上的P-基区，所述P-基区裸露出P+基区的延伸部分，所述延伸部分包括基极接触区和终端区，其中，所述基极接触区上设置有基极，所述终端区包括间隔设置的多个场限环，相邻场限环之间由凹槽分隔开；设置于所述P-基区上的N+发射区；以及设置于所述N+发射区上的发射极。
-
公开(公告)号：CN109283298B
公开(公告)日：2019-07-30
申请号：CN201811349529.9
申请日：2018-11-13
Applicant: 中国科学院微电子研究所
IPC: G01N33/00
Abstract: 一种SiC氧化中SiC‑SiO2界面碳残留浓度的测定方法，包括：提供一个包含SiC‑SiO2界面的碳化硅衬底，所述包含SiC‑SiO2界面的碳化硅衬底由SiC氧化获得；利用离子注入向所述碳化硅衬底内注入18O同位素，18O同位素与SiC‑SiO2界面碳生成一氧化碳C18O；加热所述碳化硅衬底使一氧化碳C18O脱附；收集脱附出来的一氧化碳C18O，并检测其质量；根据一氧化碳C18O的质量计算SiC‑SiO2界面碳残留浓度。本发明的方法操作简单，准确度高，适用于通过各种方法氧化SiC衬底得到的SiC‑SiO2界面碳残留，通过筛选合格碳残留浓度的SiC衬底，可以提高产品的稳定性和可靠性。
-
公开(公告)号：CN108770175B
公开(公告)日：2019-07-16
申请号：CN201810521241.9
申请日：2018-05-25
Applicant: 中国科学院微电子研究所
IPC: H05H1/46
Abstract: 一种用于微波等离子体发生装置的微孔/微纳结构双耦合谐振腔，包括一圆柱形腔体，所述圆柱形腔体的周壁上均匀分布由多个微孔形成的微孔阵列，所述微孔的直径是波长的奇数倍，所述腔体的内壁上具有金属微纳结构，所述微孔阵列与金属微纳结构形成双耦合结构从而实现谐振增强和可调，所述金属微纳结构的周期尺寸为λ/n，λ为入射波长，n为谐振腔材料的折射率。本发明通过优化设计双耦合谐振方式，来减少引导模和泄漏模的损耗，达到在固定区域谐振最大程度增强的目的，并能提高等离子体的均匀性，保证光耦合和场空间局域增强特性的前提下，可改善吸收损耗问题，另外多个谐振腔独立控制，可以有效控制等离子体的温度。
-
公开(公告)号：CN109768091A
公开(公告)日：2019-05-17
申请号：CN201910192344.X
申请日：2019-03-13
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种双沟槽SS-SiC MOSFET结构，包括：一碳化硅衬底；依次堆叠在衬底之上的一碳化硅N型电子漂移外延层、一碳化硅N型电流扩展外延层、一碳化硅P型基区层、一碳化硅N型重掺杂层、两个对称分布、从碳化硅N型重掺杂层顶部延伸到碳化硅N型电流扩展外延层中的碳化硅源极P型重掺杂离子注入区；两个在碳化硅源极P型重掺杂离子注入区内的源极沟槽；一位于中心的栅极沟槽；一位于栅极沟槽下的P型遮蔽区；一包覆栅极沟槽的二氧化硅层；一栅极多晶硅层。本发明提出的双沟槽SS-SiC MOSFET结构，通过短P型遮蔽区和浅源极沟槽的设计，可以实现在不损失器件的耐压能力的同时，提高器件的电流能力。
-
-
-
-
-
-
-
-
-
Search Results
130
records
(took 0.049 seconds)
