-
公开(公告)号：CN119855188A
公开(公告)日：2025-04-18
申请号：CN202311337414.9
申请日：2023-10-16
Applicant: 中国科学院微电子研究所
Abstract: 本发明涉及一种低栅漏电的增强型GaN HEMT及其制备方法，其包括：衬底；以及设置在所述衬底上表面的势垒层；以及设置在所述势垒层上表面的p型掺杂GaN层；所述p型掺杂GaN层设有不贯穿其底部的凹槽；所述凹槽内设有n型掺杂GaN层；以及位于所述n型掺杂GaN层上表面的栅极；以及位于所述势垒层上表面的源极和漏极，并且所述栅极和漏极分别位于所述p型掺杂GaN层相对的两侧。本发明将超薄势垒与p‑GaN栅结合，使栅下的二维电子气进一步耗尽，可实现更高阈值电压的增强型器件，以及栅外区域沉积介质来恢复有源区的2DEG，实现低导通电阻，同时在p‑GaN上的凹槽外延n‑GaN，在栅极施加高栅压时，形成反向二极管结构，能有效地分担沟道层的电压，降低栅极漏电。
-
公开(公告)号：CN114374375B
公开(公告)日：2025-03-07
申请号：CN202110377441.3
申请日：2021-04-08
Applicant: 中国科学院微电子研究所
IPC: H03K7/02
Abstract: 本发明提供了一种判决反馈均衡器及PAM‑4接收机，一方面通过减少均衡抽头的接口数量降低了寄生电容，减小了求和器建立时间；另一方面通过提升采样阶段带宽和增大锁存器的输入幅度降低了采样判决器引起的延迟；进而从两方面综合降低了DFE的环路延迟，解决了时序裕度紧张的问题。
-
公开(公告)号：CN110491939B
公开(公告)日：2025-01-10
申请号：CN201910755947.6
申请日：2019-08-15
Applicant: 捷捷半导体有限公司 , 中国科学院微电子研究所
Abstract: 一种氮化镓电子器件的复合介质结构，包括：低界面态介质插入层和高击穿电场介质层，低界面态介质插入层，生长在氮化镓电子器件表面上，高击穿电场介质层，生长在低界面态介质插入层上。本公开还提供了一种复合介质结构的制备方法，包括：将氮化镓电子器件放置于机台中，将机台的温度调节至第一预设温度，功率调节至第一预设功率，使用等离子体清洁氮化镓电子器件的表面，将机台的温度调节至第二预设温度，功率调节至第二预设功率，在氮化镓电子器件的表面生长低界面态介质插入层，将机台的温度调节至第三预设温度，功率调节至第三预设功率，在低界面态介质插入层上生长高击穿电场介质层。本公开可有效解决氮化镓电子器件表面界面缺陷的问题。
-
公开(公告)号：CN115425075B
公开(公告)日：2024-10-01
申请号：CN202211021554.0
申请日：2022-08-24
Applicant: 中国科学院微电子研究所
IPC: H01L29/739 , H01L29/06 , H01L21/331
Abstract: 本发明涉及一种平面栅IGBT器件，其背部存在异质结，通过异质结存储并导通过剩载流子，大大提升器件的关断速度，显著降低器件的关断时间和关断损耗，同时不影响器件的击穿电压与栅极氧化物电场强度，更好地实现了器件正向导通压降与关断损耗之间的折衷。本发明还涉及平面栅IGBT器件的制备方法，其与传统的SiC IGBT制备工艺适配。
-
公开(公告)号：CN118486704A
公开(公告)日：2024-08-13
申请号：CN202410673681.1
申请日：2024-05-28
Applicant: 中国科学院微电子研究所
IPC: H01L29/06 , H01L23/373 , H01L29/04 , H01L29/778 , H01L21/335
Abstract: 本发明涉及一种半导体复合材料及其制备方法与器件，属于半导体技术领域，用以解决现有GaN器件近结区域散热效率低、晶圆键合引起界面热阻高等问题中的至少一个。本发明设计了一种新结构的半导体复合材料，所述的复合材料通过晶圆键合将斜切衬底层和GaN材料层连接，避免引入缓冲层结构，斜切衬底层与衬底材料轴存在夹角，形成具有转角的斜切衬底层，带有转角的斜切衬底层与GaN材料层通过晶圆键合，可以降低晶圆键合后键合界面的界面热阻能够有效的提高GaN大功率器件散热效率，进而提升其输出功率密度。
-
Patent Agency Ranking
公开(公告)号：CN113271067B
公开(公告)日：2024-04-02
申请号：CN202110614139.5
申请日：2021-06-02
Applicant: 中国科学院微电子研究所
IPC: H03F1/07
Abstract: 本发明提供了一种基于去匹配结构的Doherty功率放大器及电子设备，在该Doherty功率放大器中，无需单独设计输入匹配电路、输出匹配电路以及开路补偿线，简化了Doherty功率放大器的结构；并且，通过优化Peak功放路的第二漏极偏置电压端的电压，以调整所述Peak功放输出饱和功率时对应的最优负载阻抗，进而缓解所述Peak功放的输出失配；并且Carrier功放路的第一漏极偏置电压端的电压与Peak功放路的第二漏极偏置电压端的电压不同，可以拓展Doherty功率放大器的功率回退量；进而提高Doherty功率放大器的性能。
-
公开(公告)号：CN117672847A
公开(公告)日：2024-03-08
申请号：CN202211029060.7
申请日：2022-08-25
Applicant: 中国科学院微电子研究所
IPC: H01L21/335 , H01L21/28 , H01L21/56 , H01L23/31 , H01L29/45 , H01L29/778
Abstract: 本发明提供了一种晶体管欧姆接触的制备方法及晶体管欧姆接触器件，该制备方法包括：提供一衬底；在衬底上形成缓冲层；在缓冲层上形成超薄势垒层；在势垒层上形成金属堆栈图案；对金属堆栈图案进行高温退火处理，使金属堆栈图案与势垒层之间欧姆接触；在势垒层及金属堆栈图案的表面形成双层钝化层恢复沟道2DEG。通过优化工艺顺序，在形成金属堆栈图案之后，先做高温退火处理实现超低电阻的欧姆接触，之后在势垒层及金属堆栈图案表面形成钝化层做钝化处理，可以避免高温退火损坏钝化层，有利于提高Al(In,Ga)N/GaN HEMT的频率特性，为增强型射频器件功率器件的产业化提供了可行性方案，为高频增强型射频器件的制造奠定工艺基础，拓宽Al(In,Ga)N/GaN HEMT在微波射频领域的应用。
-
公开(公告)号：CN117672832A
公开(公告)日：2024-03-08
申请号：CN202211050396.1
申请日：2022-08-30
Applicant: 中国科学院微电子研究所
IPC: H01L21/28
Abstract: 本发明提供一种栅极结构的制备方法，该制备方法包括：在基片上涂第一光刻胶，形成第一光刻层；在第一光刻层上形成第一刻蚀窗口，第一刻蚀窗口定义基础栅极结构的形状和位置；在第一刻蚀窗口内形成基础栅极结构；涂覆第二光刻胶，形成第二光刻层，第二光刻层覆盖基础栅极结构；去除基础栅极结构正上方的第二光刻胶，形成第二刻蚀窗口，第二刻蚀窗口定义加厚栅极结构的形状和位置；利用化学镀金法在第二刻蚀窗口内形成加厚栅极结构；清除基片上所有的光刻胶。本发明能够在增加栅极厚度的同时，降低器件的制备成本，提高器件的成品率。
-
公开(公告)号：CN117393581A
公开(公告)日：2024-01-12
申请号：CN202311358353.4
申请日：2023-10-19
Applicant: 中国科学院微电子研究所
IPC: H01L29/06 , H01L29/205 , H01L29/778
Abstract: 本发明提供一种MIS晶体管，包括：GaN缓冲层；AlGaN势垒层，形成在GaN缓冲层表面，与GaN缓冲层构成形成AlGaN/GaN异质结；其中，AlGaN势垒层与GaN缓冲层表面之间形成有二维电子气沟道区域；二维电子气层，设置在二维电子沟道区域，其中，在MIS晶体管未增加栅极电压时，二维电子气层在二维电子沟道区域的第一范围内处于电子耗尽状态；AlN极化增强插入层，形成在AlGaN势垒层表面，使二维电子气在二维电子沟道区域的第一范围外为电子积累状态。本发明通过AlGaN势垒层实现了电子的本征耗尽，通过AlN极化增强插入层来恢复电子积累状态，使得MIS晶体管实现了增强型，并具有、高性能、高稳定性和高均匀性。
-
公开(公告)号：CN116974978A
公开(公告)日：2023-10-31
申请号：CN202310953047.9
申请日：2023-07-31
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开一种混合驱动器及其驱动方法、串行通信设备，涉及通信技术领域，以解决在串行通信设备中，现有的驱动器在实现高差分输出摆幅的同时会增加更多功耗的问题。所述混合驱动器应用于串行通信设备，所述串行通信设备包括串行器，所述混合驱动器和串行器电连接，所述混合驱动器包括：源极串联端接驱动模块、差分对模块以及负载模块。源极串联端接驱动模块的控制端与串行器的输出端电连接，源极串联端接驱动模块还与供电电压端电连接。源极串联端接驱动模块的第一差分输出端通过差分对模块的第一输出端与负载模块的第一端电连接，源极串联端接驱动模块的第二差分输出端通过差分对模块的第二输出端与负载模块的第二端电连接。
-
-
-
-
-
-
-
-
-
Search Results
672
records
(took 0.117 seconds)
