-
公开(公告)号：CN102262206A
公开(公告)日：2011-11-30
申请号：CN201110109449.8
申请日：2011-04-26
Applicant: 北京大学
IPC: G01R31/26
Abstract: 本发明公开了一种pMOSFET器件负偏置温度不稳定性寿命预测方法，包括：S1：施加负偏置应力之前，测量pMOSFET器件的初始特性，得到初始器件参数；S2：对该器件的栅极施加应力条件，且漏极电压为正常工作电压，在预设的时间间隔内对该器件进行应力老化测试；S3：对该器件进行参数测试，得到与老化时间相关的器件参数，直至总体应力时间结束；S4：漏极电压为正常工作电压下，重复步骤S2和S3，进行不同应力条件测试，以器件参数退化到临界点为准，得到相应应力条件下pMOSFET器件的失效时间；S5：利用不同应力条件下pMOSFET器件的失效时间，预测栅极电压为正常工作电压条件下的器件可靠性寿命，本发明的方法得到的器件失效时间比常规方法更短，因此更能反映pMOSFET器件的NBTI寿命。
-
公开(公告)号：CN119292992A
公开(公告)日：2025-01-10
申请号：CN202411177670.0
申请日：2024-08-26
Applicant: 北京大学
Abstract: 本发明涉及存内计算领域，提供一种浮点数指数的存内计算方法、设备及存储介质，该方法应用于浮点数指数的存内计算结构，该结构包括静态随机存取存储器SRAM行、第一延时链和最大值查找与差值生成模块，其中，所述第一延时链由N个存内计算单元CIM串联组成；所述浮点数指数的存内计算方法，通过将输入浮点数指数和权重浮点数指数划分为高低两个部分分别进行最大值查找和差值生成，并在输出脉冲的上升沿和下降沿进行双边沿的指数求和计算，减少了需要存储的数据量和计算单元的数量，不仅可以减少浮点数指数存内计算的电路面积，还可以减少计算时间和计算功耗。
-
公开(公告)号：CN111694093B
公开(公告)日：2021-08-10
申请号：CN202010482132.8
申请日：2020-05-29
Applicant: 北京大学
IPC: G02B6/10 , H04B10/291
Abstract: 本发明实施例提供一种局部光放大的硅基光电子集成芯片及泵浦耦合方法，芯片包括光信号处理器件和传输波导，还包括增益层；增益层为在光信号处理器件上引出至少一根放大波导，在至少一根放大波导上蚀刻槽状结构且在槽状结构中填充增益材料形成的；和/或，在传输波导上蚀刻槽状结构，在槽状结构中填充增益材料形成的。本发明实施例对整个硅基光电子集成芯片中需要光放大的部分进行局部处理，填充增益材料，实现局部高性能的光放大，能有效补偿整个片上系统的传输损耗，为硅基光电子集成芯片引入可靠的片上放大。
-
公开(公告)号：CN111934196A
公开(公告)日：2020-11-13
申请号：CN202010600408.8
申请日：2020-06-28
Applicant: 北京大学
Abstract: 本发明实施例提供一种电驱动的片上集成掺铒波导放大器及其制备方法，包括：在光路上依次设置的硅衬底、DBR底部反光镜、光波导、增益介质层、DBR顶部反光镜、键合层、Ⅲ-Ⅴ族泵浦层，Ⅲ-Ⅴ族泵浦层通过电致发光产生泵浦光，在信号光传输的相交方向上间接电驱动增益介质层产生放大，Ⅲ-Ⅴ族半导体光源通过外延生长或者贴片键合的方式集成到键合层上；DBR底部反光镜与DBR顶部反光镜构成DBR谐振腔，提高增益介质层中的泵浦功率；光波导与增益介质层形成混合波导结构。本发明采用III-V族半导体激光器作为泵浦，实现了电致发光；III-V族半导体激光器采用生长或贴片键合的方式集成到光波导放大器上，工艺简单，成本低。
-
公开(公告)号：CN109309128B
公开(公告)日：2020-11-03
申请号：CN201811051919.8
申请日：2018-09-10
Applicant: 北京大学
IPC: H01L29/786
Abstract: 本发明实施例提供一种基于FDSOI的gg‑NMOS器件，包括：沟道区、P型衬底、埋氧区及N阱注入区；埋氧区形成于P型衬底的上部，沟道区形成于埋氧区的上部；N阱注入区形成于P型衬底的上部且N阱注入区与埋氧区连接，N阱注入区与沟道区的耦合面积大于零。本发明实施例通过在P型衬底上形成N阱注入区，能够减小触发电压，从而满足FDSOI工艺下内部核心电路的ESD设计窗口，提供有效的ESD保护。并且，可以通过移动N阱注入区边界的位置来改变N阱注入区与沟道区的耦合面积，从而实现对触发电压的调节，从而满足不同的ESD防护需求。
-
Patent Agency Ranking
公开(公告)号：CN111694093A
公开(公告)日：2020-09-22
申请号：CN202010482132.8
申请日：2020-05-29
Applicant: 北京大学
IPC: G02B6/10 , H04B10/291
Abstract: 本发明实施例提供一种局部光放大的硅基光电子集成芯片及泵浦耦合方法，芯片包括光信号处理器件和传输波导，还包括增益层；增益层为在光信号处理器件上引出至少一根放大波导，在至少一根放大波导上蚀刻槽状结构且在槽状结构中填充增益材料形成的；和/或，在传输波导上蚀刻槽状结构，在槽状结构中填充增益材料形成的。本发明实施例对整个硅基光电子集成芯片中需要光放大的部分进行局部处理，填充增益材料，实现局部高性能的光放大，能有效补偿整个片上系统的传输损耗，为硅基光电子集成芯片引入可靠的片上放大。
-
公开(公告)号：CN110783805A
公开(公告)日：2020-02-11
申请号：CN201911060974.8
申请日：2019-11-01
Applicant: 北京大学
IPC: H01S3/0933 , H01S3/16
Abstract: 本发明实施例提供一种基于片上泵浦的铒硅酸盐波导放大器及其制备方法，该放大器包括在光路上依次设置的硅衬底、DBR底部反光镜、泵浦光源、增益介质层以及DBR顶部反光镜，DBR底部反光镜与DBR顶部反光镜构成DBR谐振腔；泵浦光源用于通过电致发光产生泵浦光，泵浦光与经过增益介质层的信号光的传输方向相交；DBR谐振腔用于对泵浦光进行谐振增强。本发明实施例提供的铒硅酸盐波导放大器及其制备方法，通过将铒硅酸盐增益介质层与Ⅲ-Ⅴ族LED有源层进行集成，Ⅲ-Ⅴ族半导体光源提高了电光转换效率，同时提高了增益材料的光吸收和泵浦效率，为硅光子系统引入可靠的光源器件，为光放大器提供了高速、大容量的光信号放大基础。
-
公开(公告)号：CN105552076B
公开(公告)日：2018-05-01
申请号：CN201610041940.4
申请日：2016-01-21
Applicant: 北京大学
IPC: H01L27/02 , H01L29/06 , H01L21/822
Abstract: 本发明公开了一种二极管辅助触发的可控硅器件及其制造方法、集成电路，该器件包括：依次设置在P型衬底上的第一P+注入区，第一N+注入区和至少两个N阱区，每一N阱区内均设置有靠近所述第一P+注入区的第二P+注入区和远离所述第一P+注入区的第二N+注入区；还包括：金属互联区，用于连接相邻的N阱区内的第二N+注入区和第二P+注入区；第二P+注入区在P型衬底表面形成的图形的面积不全相等且均不大于第一P+注入区在P型衬底表面形成的图形的面积；第二N+注入区在P型衬底表面形成的图形的面积不全相等且均不大于第一N+注入区在P型衬底表面形成的图形的面积。该DTSCR器件在不增加版图面积的基础上降低了泄露电流，缩短了DTSCR器件在VF‑TLP测试中的开启时间。
-
-
公开(公告)号：CN102832203B
公开(公告)日：2014-10-08
申请号：CN201210313870.5
申请日：2012-08-29
Applicant: 北京大学
IPC: G01R31/26
CPC classification number: G01R31/2621 , H01L22/14 , H01L22/34 , H01L2924/0002 , H01L2924/00
Abstract: 本发明涉及MOS器件质量及可靠性研究领域，公开了一种栅氧化层界面陷阱密度测试结构及方法。本发明使得n型和p型MOS器件的栅氧化层界面陷阱密度测试可以在同一测试结构上完成，不仅可以缩短一半的测量的时间，而且由于本测试方法是基于简单的电流－电压扫描测试，无需使用脉冲发生器等设备，降低了常规方法的测量仪器成本。本发明测量获得的具有谱峰特征的测试结果，也便于数据的分析与计算。另外，本发明测试结构是四端结构，因为可同时完成两种测试，所以等效于减小了测试结构的版图面积，降低了测试成本，满足了对于先进工艺节点下，制造成本的急速增加而带来的成本控制的需求。
-
-
-
-
-
-
-
-
-
Search Results
58
records
(took 0.027 seconds)
