-
公开(公告)号：CN118962376A
公开(公告)日：2024-11-15
申请号：CN202411445503.X
申请日：2024-10-16
IPC: G01R31/26
Abstract: 本申请提供了一种待测碳化硅器件的栅极氧化层失效的测试方法和系统。该方法根据栅极漏电流映射关系和阈值电压映射关系，确定目标待测碳化硅器件的极限栅压、基准栅极漏电流和目标斜坡电压，从而得以精确地得到判断待测碳化硅器件的栅极氧化层是否失效的所需参数，最后采用基准栅极漏电流和目标斜坡电压，对非目标待测碳化硅器件进行测试，确定非目标待测碳化硅器件的栅极氧化层是否失效，通过判断阈值电压减小和栅极漏电流增大筛选出有栅极氧化层缺陷的器件，从而解决了现有方案缺乏一种高效快速筛选碳化硅器件栅极氧化层失效的方案的问题。
-
公开(公告)号：CN117747673A
公开(公告)日：2024-03-22
申请号：CN202410192311.6
申请日：2024-02-21
IPC: H01L29/861 , H01L29/06 , H01L21/329
Abstract: 本申请涉及一种功率二极管及其制备方法。该功率二极管包括依次层叠的第一导电类型结构、半导体结构和第二导电类型结构；半导体结构靠近第二导电类型结构的表面具有向第一导电类型结构所在方向延伸的岛状区域；第二导电类型结构包括平面部及凸出部；其中，凸出部与岛状区域一一对应设置，平面部与凸出部相连接，平面部的掺杂浓度小于或等于凸出部的掺杂浓度。本申请可以实现静态正向导通特性与动态反向恢复特性的折中优化，减少功率二极管的双极退化现象，有利于提升功率二极管的电学性能。
-
公开(公告)号：CN119342875B
公开(公告)日：2025-04-29
申请号：CN202411890627.9
申请日：2024-12-20
IPC: H10D62/10 , H10D62/60 , H01L21/223 , H01L21/306 , H01L21/3065
Abstract: 本发明提供了一种半导体功率器件的终端结构及其制作方法。半导体功率器件的终端结构包括漂移层和外延层，漂移层的导电类型为第一导电类型；外延层位于漂移层的一侧，外延层的导电类型为第二导电类型，第一导电类型与第二导电类型不同，外延层包括多个掺杂区，各掺杂区内的掺杂浓度沿第一预定方向递减或递增，第一预定方向与外延层的厚度方向垂直。解决了现有技术中如何提升半导体功率器件的耐压的技术问题。
-
公开(公告)号：CN119340220B
公开(公告)日：2025-04-29
申请号：CN202411890620.7
申请日：2024-12-20
IPC: H01L21/56 , H01L21/687 , H01L23/31
Abstract: 本发明提供了一种半导体器件的加工方法、用于半导体器件加工的夹具，其中，半导体器件的加工方法包括：得到基体；在基体上设置芯片；在基体上形成封装体，封装体具有顶部通孔，顶部通孔露出芯片的测温区域；在顶部通孔内穿设止挡件，止挡件的端部遮住测温区域；在封装体、基体以及止挡件之间填充绝缘胶体。本申请的技术方案有效地解决了相关技术中测量半导体器件的结温时，需要去除半导体器件的外壳而导致半导体器件可能受到损伤的问题。
-
公开(公告)号：CN119342877B
公开(公告)日：2025-04-11
申请号：CN202411891237.3
申请日：2024-12-20
Abstract: 本申请提供了一种半导体器件以及晶体管。该半导体器件包括：衬底；外延层，位于衬底的表面上；第一注入区，位于外延层中，第一注入区的远离衬底的表面与外延层的远离衬底的部分表面重叠；斜角沟道区，位于第一注入区中，斜角沟道区的导电类型与第一注入区的导电类型不同，斜角沟道区的远离衬底的表面与第一注入区的远离衬底的表面之间的夹角不为0°；栅极结构，位于外延层的远离衬底的部分表面上，斜角沟道区在衬底的正投影位于栅极结构在衬底的正投影中。本申请至少解决现有技术中半导体器件的沟道迁移率较低的问题。
-
Patent Agency Ranking
公开(公告)号：CN118962377B
公开(公告)日：2025-02-14
申请号：CN202411445507.8
申请日：2024-10-16
IPC: G01R31/26
Abstract: 本申请提供了一种碳化硅器件的高温耐压极限值的确定方法和系统，该方法由于将高温烘箱的温度调节为预设最高工作结温，并以不断提高直流源模组输出的反向偏压为基准，对测试组不断施加反向偏压，从而实现了高温耐压极限值的测试目的，另外在每次对测试组施加反向偏压持续第一预设时间之后，根据测试组的当前电学性能参数的大小，确定测试组的高温耐压极限值是否为当前次的反向偏压，且测试组的当前电学性能参数包括测试组的碳化硅器件的当前栅极漏电流、当前阈值电压和当前漏极漏电流，从而使得测试组的高温耐压极限值的确定更加符合实际工况，进而解决了现有方案对SiC MOSFET高温耐压极限值的确定的效率较低的问题。
-
公开(公告)号：CN118962376B
公开(公告)日：2025-02-14
申请号：CN202411445503.X
申请日：2024-10-16
IPC: G01R31/26
Abstract: 本申请提供了一种待测碳化硅器件的栅极氧化层失效的测试方法和系统。该方法根据栅极漏电流映射关系和阈值电压映射关系，确定目标待测碳化硅器件的极限栅压、基准栅极漏电流和目标斜坡电压，从而得以精确地得到判断待测碳化硅器件的栅极氧化层是否失效的所需参数，最后采用基准栅极漏电流和目标斜坡电压，对非目标待测碳化硅器件进行测试，确定非目标待测碳化硅器件的栅极氧化层是否失效，通过判断阈值电压减小和栅极漏电流增大筛选出有栅极氧化层缺陷的器件，从而解决了现有方案缺乏一种高效快速筛选碳化硅器件栅极氧化层失效的方案的问题。
-
公开(公告)号：CN117747675A
公开(公告)日：2024-03-22
申请号：CN202410187565.9
申请日：2024-02-20
IPC: H01L29/872 , H01L29/06 , H01L21/329
Abstract: 本申请公开了一种肖特基二极管及其制备方法，该肖特基二极管包括：漂移层，多个掺杂区和接触金属，其中漂移层位于衬底的一侧，漂移层具有第一掺杂类型；多个掺杂区位于漂移层中，各掺杂区包括一一对应接触的第一子掺杂区和第二子掺杂区，第二子掺杂区的掺杂浓度大于第一子掺杂区的掺杂浓度，掺杂区具有第二掺杂类型；接触金属位于第一表面上，接触金属与至少一个第二表面接触，接触金属与第二子掺杂区接触形成类欧姆接触，提高了肖特基二极管的高抗浪涌电流特性，本申请在未增加工艺步骤的前提下，通过提升掺杂区注入浓度使得第二子掺杂区的与接触金属之间形成类欧姆接触，从而在正向电压较大时，使肖特基二极管中的，体现出高抗浪涌电流特性。
-
公开(公告)号：CN119342875A
公开(公告)日：2025-01-21
申请号：CN202411890627.9
申请日：2024-12-20
IPC: H10D62/10 , H10D62/60 , H01L21/223 , H01L21/306 , H01L21/3065
Abstract: 本发明提供了一种半导体功率器件的终端结构及其制作方法。半导体功率器件的终端结构包括漂移层和外延层，漂移层的导电类型为第一导电类型；外延层位于漂移层的一侧，外延层的导电类型为第二导电类型，第一导电类型与第二导电类型不同，外延层包括多个掺杂区，各掺杂区内的掺杂浓度沿第一预定方向递减或递增，第一预定方向与外延层的厚度方向垂直。解决了现有技术中如何提升半导体功率器件的耐压的技术问题。
-
公开(公告)号：CN119340220A
公开(公告)日：2025-01-21
申请号：CN202411890620.7
申请日：2024-12-20
IPC: H01L21/56 , H01L21/687 , H01L23/31
Abstract: 本发明提供了一种半导体器件的加工方法、用于半导体器件加工的夹具，其中，半导体器件的加工方法包括：得到基体；在基体上设置芯片；在基体上形成封装体，封装体具有顶部通孔，顶部通孔露出芯片的测温区域；在顶部通孔内穿设止挡件，止挡件的端部遮住测温区域；在封装体、基体以及止挡件之间填充绝缘胶体。本申请的技术方案有效地解决了相关技术中测量半导体器件的结温时，需要去除半导体器件的外壳而导致半导体器件可能受到损伤的问题。
-
-
-
-
-
-
-
-
-
Search Results
124
records
(took 0.064 seconds)
