-
公开(公告)号：CN117151176A
公开(公告)日：2023-12-01
申请号：CN202310965348.3
申请日：2023-08-02
Applicant: 华中科技大学
Abstract: 本发明公开了一种用于神经网络学习的突触阵列、运算电路及操作方法，属于神经网络运算技术领域，突触阵列包括上下双层交叉横杆阵列结构，上层交叉横杆阵列包括位于上层的字线、位线、字线与位线之间连接的上层基础单元，每个上层基础单元包括串联的开关器件和定值电阻；下层交叉横杆阵列包括位于下层的字线、位线、字线与位线之间连接的下层基础单元，每个下层基础单元包括串联的忆阻器和晶体管；开关器件和定值电阻的连接端引出互连线与晶体管的栅极相连；每个忆阻器的电导值用于计算权重。基于本发明的突触阵列，能够实现神经网络的学习运算，无需占用大量的片外计算资源。
-
公开(公告)号：CN114724595A
公开(公告)日：2022-07-08
申请号：CN202210272801.8
申请日：2022-03-18
Applicant: 华中科技大学
Abstract: 本发明公开了一种卷积运算加速器及卷积运算方法，属于微电子器件领域；其中，每条字线电极将矩阵排列的非易失性存储单元中的一列连接起来，每条位线电极倾斜地将矩阵排列的非易失性存储单元连接起来；每条字线的输入数据可以和上下两层卷积核单元进行乘加操作，实现卷积核单元在二维输入中y方向上的天然滑动；倾斜的位线和卷积核在每层非易失性存储阵列中的多次复制可以使一个输入数据和相同卷积核单元中不同位置的卷积核数据进行乘法运算，实现卷积核单元在二维输入中x方向上的天然滑动，可以在不将二维输入展开为一维的情况下一次性并行完成卷积计算，运算速度快，并行程度及阵列单元的利用率均较高。
-
Patent Agency Ranking
公开(公告)号：CN110289317B
公开(公告)日：2022-02-15
申请号：CN201910498085.3
申请日：2019-06-10
Applicant: 华中科技大学
Abstract: 本发明属于微电子器件领域，公开了一种铁电石墨烯晶体管及基于它的互补型突触器件和调控方法，其中铁电石墨烯晶体管包括源电极、漏电极、以及用于连接该源电极与该漏电极的石墨烯沟道，所述石墨烯沟道还通过铁电薄膜介质与顶栅电极相连，从而使得顶栅电极能有效调控沟道电导，实现三端可调的铁电石墨烯晶体管。而上述铁电石墨烯晶体管可在模拟突触中应用，其中，源电极用于模拟突触前，漏电极用于模拟突触后，石墨烯沟道通过电导参量用于模拟突触权重。本发明通过对三端铁电石墨烯晶体管的结构设计及各结构层所采用的具体材料等进行改进，实现了具有源、漏、栅的三端器件，能够更好的与SNN算法相兼容，且能够模拟人脑突触。
-
公开(公告)号：CN111106239B
公开(公告)日：2021-05-18
申请号：CN201911316150.2
申请日：2019-12-19
Applicant: 华中科技大学
IPC: H01L45/00
Abstract: 本发明属于微电子与纳米技术领域，公开了一种基于纳流体界面型忆阻器的互补型结构突触器件及其制备，该器件包括至少两条并行的、且从功能上被划分为共计两类的纳米沟道；不同功能分类的纳米沟道与第一液体接触后壁面将带正负不同的电性，第一类和第二类功能纳米沟道将会对第一液体表现出不同的离子选择通过性，对第二液体则不会表现出离子选择通过性；在外加电场的作用下，这两类功能纳米沟道的电导变化将相反，实现互补型结构的人工突触器件。本发明通过第一液体、第二液体与两类并行功能纳米沟道的整体配合作用，在同一外加电场下纳米沟道内将产生不同的液体界面移动，能够对应得到增强型和抑制型纳流体忆阻器单元，实现互补型结构突触器件。
-
公开(公告)号：CN111106239A
公开(公告)日：2020-05-05
申请号：CN201911316150.2
申请日：2019-12-19
Applicant: 华中科技大学
IPC: H01L45/00
Abstract: 本发明属于微电子与纳米技术领域，公开了一种基于纳流体界面型忆阻器的互补型结构突触器件及其制备，该器件包括至少两条并行的、且从功能上被划分为共计两类的纳米沟道；不同功能分类的纳米沟道与第一液体接触后壁面将带正负不同的电性，第一类和第二类功能纳米沟道将会对第一液体表现出不同的离子选择通过性，对第二液体则不会表现出离子选择通过性；在外加电场的作用下，这两类功能纳米沟道的电导变化将相反，实现互补型结构的人工突触器件。本发明通过第一液体、第二液体与两类并行功能纳米沟道的整体配合作用，在同一外加电场下纳米沟道内将产生不同的液体界面移动，能够对应得到增强型和抑制型纳流体忆阻器单元，实现互补型结构突触器件。
-
公开(公告)号：CN110837253A
公开(公告)日：2020-02-25
申请号：CN201911049147.9
申请日：2019-10-31
Applicant: 华中科技大学
IPC: G05D1/02
Abstract: 本发明公开了一种基于忆阻突触的智能寻址系统，包括输入层神经元、忆阻突触、隐藏层神经元、连接电阻和输出层神经元，忆阻突触用于根据该忆阻突触中忆阻器的阻值将输入层神经元的脉冲信号经过调节后传递给隐藏层神经元；该基于忆阻突触的智能寻址系统，在智能寻址的训练过程中，其中的忆阻突触能够根据输入层神经元与隐藏层神经元的激发时间的时间差，以及根据外部环境提供的反馈信号来更新该忆阻突触中忆阻器的阻值，从而使结束训练后忆阻器阻值固定的智能寻址系统能够实现智能寻址功能。本发明通过对该系统的细节网络结构进行改进，利用忆阻器参与构建智能寻址网络系统，训练好的忆阻器阻值固定的智能寻址网络系统，就能够实现智能寻址功能。
-
公开(公告)号：CN110826709A
公开(公告)日：2020-02-21
申请号：CN201910994255.7
申请日：2019-10-18
Applicant: 华中科技大学
Abstract: 本发明公开了一种基于三维相变存储器的3D卷积运算装置及方法，包括三维相变存储器、输入控制模块、置态模块、输出控制模块；通过采用三维相变存储器进行3D卷积运算，其同一位线上的相变单元构成相变单元阵列，对应一个卷积核；基于三维相变存储器的多层堆叠结构，将三维相变存储器的上、下层电极作为信息输入端，经过各自的相变单元阵列后进行卷积，所得卷积结果以电流形式在中层电极上进行叠加，得到上、下层电极输入信息的卷积计算结果之和，一步完成3D卷积运算。运算速度较快，运算功耗也小。另外，三维相变存储器包含立体结构的存储器阵列，占地面积小，集成度高，可以在更小的占地面积下大大提高了3D卷积运算速度。
-
-
-
-
-
-
Search Results
27
records
(took 0.028 seconds)
