公开(公告)号：CN1836323A

公开(公告)日：2006-09-20

申请号：CN200480023498.8

申请日：2004-05-27

Applicant: 国际商业机器公司

Inventor： 布鲁斯·多里斯 ,  凯瑟琳·瓜里尼 ,  杨美基 ,  施里施·纳拉西姆哈 ,  科恩·里姆 ,  杰弗里·W·斯莱特 ,  杨敏

IPC: H01L21/8238 ,  H01L21/84

CPC classification number: H01L21/76275 ,  H01L21/823807 ,  H01L21/84

Abstract: 提供了一种集成的半导体结构，它包含至少一个形成在对器件最佳的第一晶面上的器件，而另一器件被形成在对此另一器件最佳的不同的第二晶面上。形成此集成结构的方法包括提供键合衬底，此键合衬底至少包括第一晶向的第一半导体层和不同的第二晶向的第二半导体层。部分键合衬底被保护以确定第一器件区，而键合衬底的其它部分不被保护。键合衬底的未被保护部分然后被腐蚀，以便暴露第二半导体层的表面，并在暴露的表面上再生长半导体材料。在整平之后，第一半导体器件被形成在第一器件区中，而第二半导体器件被形成在再生长材料中。

公开(公告)号：CN102855532B

公开(公告)日：2016-05-18

申请号：CN201110182171.7

申请日：2011-06-30

Applicant: 国际商业机器公司

Inventor： 肖文鹏 ,  迟长燕 ,  杨敏 ,  罗琳

IPC: G06Q10/06

CPC classification number: G06Q10/06

Abstract: 本发明公开一种基于通信消息管理工作任务的方法和装置，其中该方法包括步骤：响应于接收到通信消息，利用匹配规则对所述通信消息进行匹配；根据匹配结果确定与所述通信消息关联的管理工作任务的应用；提示用户对所述管理工作任务的应用进行操作。

公开(公告)号：CN101621481B

公开(公告)日：2011-11-16

申请号：CN200810127448.4

申请日：2008-06-30

Applicant: 国际商业机器公司

Inventor： 杨敏 ,  迟长燕 ,  肖文鹏 ,  高毓航

IPC: H04L12/58 ,  G06F17/30

CPC classification number: H04L51/04 ,  H04L12/1831

Abstract: 本发明公开了一种在即时通信系统中保持聊天记录和聊天内容的对应关系的方法，所述方法包括步骤：在所述即时通信系统中建立聊天会话；根据聊天内容的地址的变化，同步地显示对应的聊天内容；将变化后的聊天内容的地址插入到聊天记录中，并且将聊天记录分段为多个片段；以及存储分段后的聊天记录以及聊天内容的地址与对应聊天记录片段之间的关系。根据本发明，在随后对某一内容再次进行聊天时，通过输入所述内容的地址，检索聊天内容的地址与对应聊天记录片段之间的关系，从而方便地得到所需要的聊天记录片段。

公开(公告)号：CN100524783C

公开(公告)日：2009-08-05

申请号：CN200680009333.4

申请日：2006-03-30

Applicant: 国际商业机器公司

Inventor： K·伯恩斯坦 ,  J·W·斯莱特 ,  杨敏

IPC: H01L27/12

CPC classification number: H01L27/1203 ,  H01L21/823807 ,  H01L21/823878 ,  H01L27/0922 ,  H01L27/1207

Abstract: 本发明提供一种半导体结构，包括：具有SOI区域和块Si区域的衬底，其中SOI区域和块Si区域具有相同或者不同的晶体取向；将SOI区域与块Si区域分离的隔离区域；以及位于SOI区域中的至少一个第一器件和位于块Si区域中的至少一个第二器件。SOI区域具有在绝缘层之上的硅层。块Si区域还包括在第二器件下方的阱区域和到阱区域的接触，其中该接触稳定浮体效应。阱接触也用来控制块Si区域中FET的阈值电压以优化从SOI和块Si区域FET的组合中构建的电路的功率和性能。

公开(公告)号：CN101416316A

公开(公告)日：2009-04-22

申请号：CN200680014216.7

申请日：2006-04-21

Applicant: 国际商业机器公司

Inventor： 约耳·P.·德索扎 ,  德温得拉·K.·萨达纳 ,  凯瑟琳·L.·萨恩格 ,  宋均镛 ,  杨敏 ,  尹海洲

IPC: H01L29/04

CPC classification number: H01L29/6659 ,  H01L21/26506 ,  H01L21/26513 ,  H01L21/7624 ,  H01L21/823807 ,  H01L21/8258 ,  H01L27/0605 ,  H01L27/0922 ,  H01L27/1203 ,  H01L29/045 ,  H01L29/66636 ,  H01L29/7833

Abstract: 本发明涉及混合晶向沟道场效应晶体管，在结合界面(360)上方的源/漏区具有的晶向，而结合界面(360)下方的源/漏区具有下部半导体(370)的晶向，使得源/漏区的每个部分的晶向与横向相邻的半导体材料的晶向相同。可选的源/漏延伸区(392)被整个地设置在上部半导体(350)中。可选地，结合界面(360)位于接近源/漏区(380)的底部，使得源/漏区(380)大部分处于上部半导体层(350)中。

公开(公告)号：CN100361302C

公开(公告)日：2008-01-09

申请号：CN200410087008.2

申请日：2004-10-22

Applicant: 国际商业机器公司

Inventor： 杨美基 ,  亚历山大·雷茨尼采克 ,  杨敏

IPC: H01L27/092 ,  H01L21/02 ,  H01L21/8238

Abstract: 本发明提供了一种采用半导体-半导体直接晶片键合，形成具有不同晶向的、被导电界面分开的半导体层的混合衬底的方法。本发明还提供了由所述方法以及使用直接键合方法生产的混合衬底，而形成一种集成的半导体结构，其中，在提高器件性能的表面取向上形成各种CMOS器件。

公开(公告)号：CN101064319A

公开(公告)日：2007-10-31

申请号：CN200710096453.9

申请日：2007-04-18

Applicant: 国际商业机器公司

Inventor： M·艾昂 ,  王新琳 ,  杨敏

IPC: H01L27/12 ,  H01L21/84 ,  H01L21/762 ,  H01L21/20

CPC classification number: H01L21/823807 ,  H01L21/823878 ,  H01L21/84 ,  H01L27/0922 ,  H01L27/1203 ,  H01L27/1207

Abstract: 本发明涉及包括具有一个或多个第一器件区域和一个或多个第二器件区域位于其上的基础半导体衬底的混合取向绝缘体上半导体(SOI)衬底结构。一个或多个第一器件区域包括具有第一半导体器件层位于其上的绝缘层。一个或多个第二器件区域包括具有第二半导体器件层位于其上的反掺杂的半导体层。第一和第二半导体器件层具有不同的结晶取向。优选，第一(或第二)器件区域为n－FET器件区域，而且所述第一半导体器件层具有提高电子迁移率的结晶取向，而所述第二(或第一)器件区域为p－FET器件区域，而且所述第二半导体器件层具有提高电子迁移率的不同的表面结晶取向。

公开(公告)号：CN100339975C

公开(公告)日：2007-09-26

申请号：CN200410057840.8

申请日：2004-08-19

Applicant: 国际商业机器公司

Inventor： 杨美基 ,  杨敏

IPC: H01L21/82 ,  H01L21/8238 ,  H01L21/84 ,  H01L21/336 ,  H01L29/04 ,  H01L29/78 ,  H01L27/092 ,  H01L27/12

CPC classification number: H01L29/66772 ,  H01L21/76264 ,  H01L21/76278 ,  H01L21/84 ,  H01L27/1203 ,  H01L29/045 ,  H01L29/1054 ,  H01L29/78654 ,  H01L29/78684

Abstract: 本发明提供一种集成半导体结构的制造方法，包括：提供一种包括载体晶片和至少一个薄膜堆层的结构，薄膜堆层包括具有第一晶向的第一半导体层以及位于第一半导体层上面的、具有第二晶向的第二半导体层，第一晶向与第二晶向不同；在该结构上形成孔，使第一半导体层的表面暴露；在所述孔中，在第一半导体层的暴露表面上形成半导体材料，半导体材料具有与第一半导体层相同的晶向；在该结构上形成绝缘体层，将绝缘体层结合在处理晶片上；选择性地去除载体晶片和第一半导体层，以使半导体材料的表面部分暴露；深刻蚀半导体材料的表面部分，从而提供一种结构，其中具有第一晶向的深刻蚀的半导体材料与第二半导体层共面并且与第二半导体层的厚度相同。

公开(公告)号：CN100337334C

公开(公告)日：2007-09-12

申请号：CN200310121549.8

申请日：2003-12-18

Applicant: 国际商业机器公司

Inventor： K·K·钱 ,  G·M·科昂 ,  M·莱昂 ,  R·A·罗伊 ,  P·M·所罗门 ,  杨敏

IPC: H01L29/772 ,  H01L21/336

Abstract: 一种双栅极场效应晶体管(DGFET)结构及其这种结构的形成方法，其中源/漏区下的寄生电容显著减少。本发明引入了两个新措施，以减小源/漏区下的寄生电容。首先，将栅极外的硅区转变成氧化物，用具有第一横向厚度的第一间隔层保护了与栅极相邻的硅凸缘。使用自对准的氧注入或其它粒种注入促进氧化。其次，除去第一间隔层，用横向厚度小于第一间隔层的横向厚度的第二间隔层代替，通过使用横向选择性外延过生长并使用现在露出的硅凸缘作为籽晶在自对准的隔离区上生长新的硅源/漏区。这样可以获得到背平面的低电容，同时可以保持控制阈值电压。

公开(公告)号：CN1300853C

公开(公告)日：2007-02-14

申请号：CN200410058816.6

申请日：2004-07-30

Applicant: 国际商业机器公司

Inventor： 凯思琳·W·瓜利尼 ,  杨美基 ,  师利仁 ,  杨敏

IPC: H01L27/12 ,  H01L21/84

CPC classification number: H01L21/76275 ,  H01L21/76267 ,  H01L21/76283

Abstract: 本发明提供制作在具有不同晶体取向的SOI衬底上的集成半导体器件，对特定的器件可提供优化的性能.具体说来，所提供的集成半导体结构至少包含一个SOI衬底，校衬底具有第一晶体取向的上半导体层和第二晶体取向的半导体材料，其中半导体材料层与上半导体层基本上是共面的并有基本相同的厚度，并且第一晶体取向与第二晶体取向不同，此SOI衬底由晶片键合、离子注入和退火制成。