公开(公告)号：CN1484248A

公开(公告)日：2004-03-24

申请号：CN03127464.1

申请日：2003-08-07

Applicant: 夏普株式会社

Inventor： 森川佳直

IPC: G11C16/06 ,  G11C7/00

CPC classification number: G11C16/28 ,  G11C7/062 ,  G11C7/067 ,  G11C11/16

Abstract: 一种用于读取存储在存储器单元中的信息的读取电路，该读取电路包括：电流源电路，用于向与存储器单元相连的位线提供电流；比较电路，用于将由电流源电路提供电流的位线的电位与参考电位相比较，从而输出存储在存储器单元中的信息；断开电路，用于在预定的条件下，将比较电路和存储器单元相互电断开；充电电路，用于对位线进行充电，当位线的电位超过预定的电位时，充电电路停止对位线的充电；以及放电电路，用于在位线的电位超过预定的电位时，对位线进行放电。

公开(公告)号：CN110212751A

公开(公告)日：2019-09-06

申请号：CN201910146435.X

申请日：2019-02-27

Applicant: 夏普株式会社

Inventor： 青木英治 ,  森川佳直

IPC: H02M1/44

Abstract: 内部电压产生电路包括负电压产生电路(P、N)，负电压产生电路(P、N)并联连接，驱动信号以彼此相反的相位，从信号驱动电路(21)输入至电荷泵电路(22)。负电压产生电路(P、N)的对设置有多对，且配置在彼此相邻的位置。

公开(公告)号：CN101931411A

公开(公告)日：2010-12-29

申请号：CN201010207327.8

申请日：2010-06-17

Applicant: 夏普株式会社

Inventor： 森川佳直 ,  庄保信

IPC: H03M1/12 ,  H04N5/335

CPC classification number: H04N5/378 ,  H03M1/0624 ,  H03M1/1225 ,  H03M1/123 ,  H03M1/20 ,  H03M1/56

Abstract: 本发明涉及AD转换装置、固态图像捕捉装置和电子信息设备。提供了用于将参考信号与模拟信号相比较并在参考信号与模拟信号匹配时输出相应数字值的根据本发明的A/D转换装置，该A/D转换装置包括格雷码计数器，其用于从参考时钟或参考时钟的反相时钟生成数字值，并使用格雷码，其中，数字值的最高有效位至第二最低有效位是格雷码计数器的计数值且数字值的最低有效位是从参考时钟或其反相时钟生成的且被定义为格雷码计数器的最低有效位。

公开(公告)号：CN1649026B

公开(公告)日：2010-10-06

申请号：CN200510006820.2

申请日：2005-01-28

Applicant: 夏普株式会社

Inventor： 井上刚至 ,  森川佳直 ,  岛冈笃志 ,  玉井幸夫

IPC: G11C7/00 ,  G11C11/15 ,  H01L27/105

CPC classification number: G11C7/062 ,  G11C7/06 ,  G11C7/12 ,  G11C7/14 ,  G11C8/08

Abstract: 本发明具备列读出电压供给电路，对每一条列选择线，在读出选择时供给规定的第1电压，在读出非选择时供给与上述第1电压不同的第2电压，具备行读出电压供给电路，对每一条行选择线，在读出选择时供给第2电压，具备读出电路，在读出时，将流经被选择的行选择线的电流与流经非选择的行选择线的电流分离并进行检测，检测被选择的存储单元的电阻状态，具备列电压位移抑制电路，在读出时，对非选择的列选择线的每一条个别地抑制供给的电压电平的位移。

公开(公告)号：CN100392758C

公开(公告)日：2008-06-04

申请号：CN200310120108.6

申请日：2003-12-05

Applicant: 夏普株式会社

Inventor： 森川佳直

IPC: G11C11/15 ,  G11C16/06

CPC classification number: G11C13/0007 ,  G11C11/15 ,  G11C11/16 ,  G11C13/0023 ,  G11C13/0069 ,  G11C2013/009 ,  G11C2213/31 ,  G11C2213/79

Abstract: 具有沿行方向及列方向分别排列配置多个非易失性存储单元(1)，为从其中选择规定的存储单元或存储单元组，沿行方向与列方向分别排列配置多根字线(WL)与多根位线(BL)而成的存储单元阵列，存储单元(1)构成为，连接利用电阻的变化来存储信息的可变电阻元件(2)的一端侧和选择晶体管(3)的源极，在存储单元阵列中，选择晶体管(3)的漏极沿列方向与共用位线(BL)连接，可变电阻元件(2)的另一端与源线(SL)连接，选择晶体管(2)的栅极沿行方向与共用字线(WL)连接。根据该构成，可以提供一种能减轻读出及写入操作时对非选择存储单元的可变电阻元件的电压应力，可靠性更高的数据保持特性的非易失性半导体存储装置。

公开(公告)号：CN1505042A

公开(公告)日：2004-06-16

申请号：CN200310120108.6

申请日：2003-12-05

Applicant: 夏普株式会社

Inventor： 森川佳直

IPC: G11C11/15 ,  G11C16/06

CPC classification number: G11C13/0007 ,  G11C11/15 ,  G11C11/16 ,  G11C13/0023 ,  G11C13/0069 ,  G11C2013/009 ,  G11C2213/31 ,  G11C2213/79

Abstract: 具有沿行方向及列方向分别排列配置多个非易失性存储单元(1)，为从其中选择规定的存储单元或存储单元组，沿行方向与列方向分别排列配置多根字线(WL)与多根位线(BL)而成的存储单元阵列，存储单元(1)构成为，连接利用电阻的变化来存储信息的可变电阻元件(2)的一端侧和选择晶体管(3)的源极，在存储单元阵列中，选择晶体管(3)的漏极沿列方向与共用位线(BL)连接，可变电阻元件(2)的另一端与源线(SL)连接，选择晶体管(2)的栅极沿行方向与共用字线(WL)连接。根据该构成，可以提供一种能减轻读出及写入操作时对非选择存储单元的可变电阻元件的电压应力，可靠性更高的数据保持特性的非易失性半导体存储装置。