用小规模硬件灵活应付多个中断处理的中断控制装置

    公开(公告)号:CN1148704A

    公开(公告)日:1997-04-30

    申请号:CN96108433.2

    申请日:1996-05-11

    CPC classification number: G06F13/24

    Abstract: 中断控制装置具备将与中断请求信号各中断级对应的多个中断处理程序存储于地址连续区域的程序存储器、为各中断级保持中断处理程序的开始地址可改写的开始地址保持器、为各从多个i/o输入的中断信号保持中断级可改写的等级保持器、当一个以上中断信号成为有效时,接收最高中断级的中断信号输出中断请求信号的中断接收器、当输出中断请求信号时,从开始地址保持器取出与中断级对应的开始地址,按程序计数器设定分支控制的控制器。

    编译装置及编译方法
    22.
    发明授权

    公开(公告)号:CN100392596C

    公开(公告)日:2008-06-04

    申请号:CN200510052131.5

    申请日:2002-09-20

    CPC classification number: G06F9/3853 G06F9/30072 G06F9/3822

    Abstract: 处理器在执行阶段以前,用指令发出控制部31对超过搭载的运算器个数的指令解码,进行执行条件的判定,对于条件为假的指令,使该指令自身无效化,进行分配,使后续的有效指令有效地使用运算器(硬件)。编译装置进行安排,使执行条件为真的指令的个数不超过硬件并行度的上限。在各周期中,并行配置的指令个数自身可以超过硬件并行度。克服了以下问题:在条件执行指令中,当条件不成立时,作为无动作指令执行,使硬件的利用率低,有效性能下降。

    可变流水线级数的数据处理装置

    公开(公告)号:CN1303524C

    公开(公告)日:2007-03-07

    申请号:CN200410097475.3

    申请日:1997-03-29

    CPC classification number: G06F9/3867

    Abstract: 数据处理装置设置有对指令进行流水线处理的处理装置和切换处理装置的流水线级数的切换装置;流水线处理的流水线级数可变为n级比n大的m级,流水线处理是以n级或m级中某一级数对指令作流水线处理;切换装置在指定为处于第1动作环境情况下使处理装置按n级执行;在指定为处于第2动作环境情况下使处理装置按m级执行。根据提供给数据处理装置的动作时钟的频率和电源电压之任一种区分处于所述第1还是第2动作环境。从而,能够提供一种根据用途无论是在使用高速时钟还是使用低速时钟都能发挥良好的处理能力的成本性能优越的数据处理装置。

    直接存储器存取传输控制器

    公开(公告)号:CN1591374A

    公开(公告)日:2005-03-09

    申请号:CN200410085143.3

    申请日:2004-08-02

    CPC classification number: G06F13/28

    Abstract: 本发明提供了一种DMA传输控制器,该DMA传输控制器包括:传输参数存储单元,用于存储总线占用时间值以及用于多个逻辑处理器中的每个的一组或多组DMA传输的传输参数;数据传输执行单元,用于根据DMA传输参数来执行DMA传输;控制单元,用于控制DMA传输参数的接收和传输,以及DMA传输的开始和中断;以及时间测量单元,用于当每一个逻辑处理器的第一个DMA传输开始时,开始测量总线占用逝去时间。当总线占用逝去时间达到总线占用时间值时,控制单元中断所执行的DMA传输以根据与规定顺序的逻辑处理器相关的传输参数来开始执行DMA传输。

    采用小规模硬件作高命中率分支预测的信息处理装置

    公开(公告)号:CN1153133C

    公开(公告)日:2004-06-09

    申请号:CN97108590.0

    申请日:1997-12-08

    CPC classification number: G06F9/3844

    Abstract: 分支指令自身中含有分支预测信息13b和分支历史信息13c。分支预测信息13b为表示逐次执行时的预测的分支是否成立的1比特位,分支历史信息13c为表示过去分支成立的频率为“极多”、“多”、“少”、“极少”中之一的2比特位。指令读取器12根据分支预测信息、13b预先从高速缓冲存储器11a取出指令。在指令执行器15执行分支指令结束时,根据该执行结果和紧前面的分支历史信息13c,分支历史信息生成器16生成新的分支历史信息,分支预测信息生成器17生成新的分支预测信息。分支指令更新器18将所生成的分支历史信息和分支预测信息写在高速缓冲存储器11a上的原先的分支指令的相应地点上。

Patent Agency Ranking