-
公开(公告)号：CN101499321A
公开(公告)日：2009-08-05
申请号：CN200910003669.5
申请日：2009-01-19
Applicant: 松下电器产业株式会社
IPC: G11C17/18
Abstract: 本发明提供一种电熔丝电路，其能实现电熔丝电路的面积节约，且构筑防止电熔丝误切断电路。其解决方案为除了独立的一个电源开关电路(300)之外，具有多个熔丝比特单元(200)，其由一端与该电源开关电路的输出相连的熔丝元件(201)和与该熔丝元件的另一端相连的第1MOS晶体管(202)构成，进一步，作为ESD对策，在接地电位和电源开关电路的输出VGB之间连接二极管(400)。构成熔丝比特单元(200)的晶体管的栅极氧化膜厚度与低电压逻辑系晶体管而不是高电压I/O系晶体管的栅极氧化膜厚度相等。
-
公开(公告)号：CN100411174C
公开(公告)日：2008-08-13
申请号：CN200510109414.9
申请日：2005-10-18
Applicant: 松下电器产业株式会社
IPC: H01L27/02
CPC classification number: G11C17/18
Abstract: 本发明公开了一种半导体集成电路。其目的在于：缩短熔丝元件的程序化所用的时间，由此抑制系统LSI的检查成本增加。将熔丝元件(31)和程序化晶体管(32)串联，触发器(23)响应于起动信号，让程序化晶体管(32)导通，由此开始熔丝元件(31)的程序化，由二输入“与非”电路(35)根据熔丝元件(31)和程序化晶体管(32)的连接点的电压变化来监视熔丝元件(31)的电阻值的变化，当熔丝元件(31)的电阻值增加到规定的电阻值时，二输入“与非”电路(35)便输出结束信号。触发器(23)响应于该结束信号让程序化晶体管(32)截止，由此熔丝元件(31)的程序化自动结束。于是，让熔丝元件(31)的电阻值在最小的程序化时间内增加到规定值。
-
公开(公告)号：CN1949512A
公开(公告)日：2007-04-18
申请号：CN200610136176.5
申请日：2006-10-13
Applicant: 松下电器产业株式会社
IPC: H01L27/02 , H01L27/10 , H01L23/525 , H03K19/00
CPC classification number: G11C5/063 , G11C5/14 , G11C17/165 , G11C17/18 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种系统LSI，其能够在不形成粗电源布线的情况下，以低阻抗将把I/O电源作为电源使用的电路与I/O电源连接。其中，输入输出部(12)具有作为I/O电源单元的2.5V电源单元(13)、和多个I/O单元(14)。设置在逻辑电路部(11)中的电熔断电路(15)使用2.5V电源单元(13)作为编程电源。电熔断电路(15)与从I/O单元(14)中的I/O电源布线引出的2.5V电源布线(16)连接。
-
公开(公告)号：CN1779975A
公开(公告)日：2006-05-31
申请号：CN200510109414.9
申请日：2005-10-18
Applicant: 松下电器产业株式会社
IPC: H01L27/02
CPC classification number: G11C17/18
Abstract: 本发明公开了一种半导体集成电路。其目的在于：缩短熔丝元件的程序化所用的时间，由此抑制系统LSI的检查成本增加。将熔丝元件31和程序化晶体管32串联，触发器23响应于起动信号，让程序化晶体管32导通，由此开始熔丝元件31的程序化，由二输入“与非”电路35根据熔丝元件31和程序化晶体管32的连接点的电压变化来监视熔丝元件31的电阻值的变化，当熔丝元件31的电阻值增加到规定的电阻值时，二输入“与非”电路35便输出结束信号。触发器23响应于该结束信号让程序化晶体管32截止，由此熔丝元件31的程序化自动结束。于是，让熔丝元件31的电阻值在最小的程序化时间内增加到规定值。
-
公开(公告)号：CN1591678A
公开(公告)日：2005-03-09
申请号：CN200410074129.3
申请日：2004-08-31
Applicant: 松下电器产业株式会社
CPC classification number: G11C7/1096 , G11C7/062 , G11C7/1078
Abstract: 一种半导体集成电路装置，包括：第一和第二非易失性存储元件；第一放大器，用于放大第一非易失性存储元件的输出信号，以输出放大了的信号；以及第二放大器，用于向第一放大器输出控制信号，该控制信号是通过放大第二非易失性存储元件的输出信号而产生的。第二放大器基于存储在第二非易失性存储元件中的数据，将第一放大器的输出信号固定在高电势或低电势。
-
Patent Agency Ranking
公开(公告)号：CN1534682A
公开(公告)日：2004-10-06
申请号：CN200410028789.8
申请日：2004-03-18
Applicant: 松下电器产业株式会社
IPC: G11C11/34
CPC classification number: G11C5/025 , G11C11/4074 , G11C11/4085
Abstract: 一种半导体存储电路，通过将在位线方向上并列配置了数据存取电路部(11)、4个存储器单元子阵列(10)和电源电路部(12)的电路扩展单位(UNIT1)在字线方向上配置所希望数量，进行半导体存储电路(1)的布局。数据存取电路部(11)由驱动器电路(111)驱动，其驱动操作由驱动器电路(141)控制。电源电路部(12)的电压供给操作由驱动器电路(151)控制。这样布局的半导体存储电路(1)具有与设定成所希望的存储容量的存储器单元阵列(100)的规模相符的驱动和电压供给能力。由此，可以在短时间以低成本提供能高速低功耗操作，并且在抑制芯片面积的同时将存储容量设定到希望值的半导体存储电路。
-
公开(公告)号：CN101252019B
公开(公告)日：2013-01-09
申请号：CN200810004810.9
申请日：2008-02-02
Applicant: 松下电器产业株式会社
IPC: G11C16/04 , G11C16/06 , G11C16/08 , H01L27/115 , G11C16/26
CPC classification number: G11C16/0441 , G11C16/10 , H01L27/115 , H01L27/11521 , H01L27/11558
Abstract: 本发明提供一种可按标准CMOS工艺制造的非易失性半导体存储器件，提供一种节省存储单元面积的技术。在通过在浮置栅上蓄积电荷而存储数据的非易失性半导体存储器件中，按阵列状排列包含作为读出器件的第一MOS晶体管(38、39)、由作为电容耦合器件的第一电容器(47、48)和作为擦除器件的第二电容器(49、50)构成的位单元(62、63)、以及具有第二MOS晶体管(28、29)和第三MOS晶体管(34、35)的译码器件(61)的存储单元(60)。能使可进行每个位的选择擦除的非易失性存储器阵列化，从而可以大幅度地缩小磁心面积。
-
公开(公告)号：CN102354529A
公开(公告)日：2012-02-15
申请号：CN201110219399.9
申请日：2007-03-01
Applicant: 松下电器产业株式会社
CPC classification number: G11C7/12 , G11C5/148 , G11C7/20 , G11C7/22 , G11C7/222 , G11C11/5685 , G11C13/0007 , G11C13/0026 , G11C13/0038 , G11C2207/2227 , G11C2213/31 , G11C2213/79
Abstract: 本发明提供一种半导体存储器件。在具有电阻变化型存储元件的半导体存储器件中，不需要负电位发生电路，并且缩短数据读出时间。在准备时，电阻变化型存储元件(403)的两端、即位线(BL)和源极线(SL)由位线和源极线的各预充电电路(402)设定为预充电电位Vp。在置位时，位线(BL)由位线写入偏置发生电路(401)设置为比上述预充电电位Vp高的设定电位Vd，源极线(SL)由源极线写入偏置发生电路接地。在复位时，与置位时相反，位线(BL)接地，源极线(SL)被设定为设定电压Vd。在数据读出时，例如将位线(BL)保持为上述预充电电位Vp，由读出偏置电路(405)将源极线(SL)接地。
-
公开(公告)号：CN1949512B
公开(公告)日：2010-11-10
申请号：CN200610136176.5
申请日：2006-10-13
Applicant: 松下电器产业株式会社
IPC: H01L27/02 , H01L27/10 , H01L23/525 , H03K19/00
CPC classification number: G11C5/063 , G11C5/14 , G11C17/165 , G11C17/18 , H01L2924/0002 , H01L2924/00
Abstract: 本发明提供一种系统LSI，其能够在不形成粗电源布线的情况下，以低阻抗将把I/O电源作为电源使用的电路与I/O电源连接。其中，输入输出部(12)具有作为I/O电源单元的2.5V电源单元(13)、和多个I/O单元(14)。设置在逻辑电路部(11)中的电熔断电路(15)使用2.5V电源单元(13)作为编程电源。电熔断电路(15)与从I/O单元(14)中的I/O电源布线引出的2.5V电源布线(16)连接。
-
公开(公告)号：CN100421176C
公开(公告)日：2008-09-24
申请号：CN200410074129.3
申请日：2004-08-31
Applicant: 松下电器产业株式会社
CPC classification number: G11C7/1096 , G11C7/062 , G11C7/1078
Abstract: 一种半导体集成电路装置，包括：第一和第二非易失性存储元件；第一放大器，用于放大第一非易失性存储元件的输出信号，以输出放大了的信号；以及第二放大器，用于向第一放大器输出控制信号，该控制信号是通过放大第二非易失性存储元件的输出信号而产生的。第二放大器基于存储在第二非易失性存储元件中的数据，将第一放大器的输出信号固定在高电势或低电势。
-
-
-
-
-
-
-
-
-
Search Results
37
records
(took 0.031 seconds)
