-
公开(公告)号:CN103391003B
公开(公告)日:2016-05-25
申请号:CN201310281877.8
申请日:2013-07-05
Applicant: 华为技术有限公司
CPC classification number: H02M3/158 , H02M1/08 , H03K17/063 , H03K2217/0081
Abstract: 本发明实施例公开了一种电源转换装置;控制单元根据接收到的高电平脉宽调制信号生成相应的控制信号,控制第一PMOS晶体管Q3、第二PMOS晶体管Q4、第二NMOS晶体管Q2依次关断,再将第一NMOS晶体管Q1导通,使自举电容第二端的电压由地电位升高至PVDD,从而自举电容第一端的电压跟随所述第二段的电压升高至PVDD+AVDD,使第一NMOS晶体管Q1的栅开启电压达到PVDD+AVDD,用以使第一NMOS晶体管Q1完全导通,从而使电源转换装置的输出电压达到PVDD,并且使第一NMOS晶体管Q1的最大栅源电压始终不超过AVDD。
-
公开(公告)号:CN105391435A
公开(公告)日:2016-03-09
申请号:CN201510541542.4
申请日:2015-08-28
Applicant: 英飞凌科技奥地利有限公司
IPC: H03K17/56 , H03K17/687
CPC classification number: H02M7/217 , H03K17/063 , H03K2217/0081
Abstract: 本发明涉及用于驱动晶体管的系统和方法。根据实施例,一种用于驱动切换晶体管的控制端的电路包括驱动器,驱动器包括被配置为耦合至切换晶体管的控制端的输出端、被配置为耦合至浮置电源的第一端的第一电源端、被配置为耦合至浮置电源的第二端的第二电源端以及被配置为接收切换信号的切换输入端。该电路还包括偏置电路,其具有被配置为耦合至浮置电源的共模控制端的输出端,其中偏置电路被配置为提供依赖于时间的电压。
-
公开(公告)号:CN105391280A
公开(公告)日:2016-03-09
申请号:CN201510542645.2
申请日:2015-08-28
Applicant: 英飞凌科技奥地利有限公司
Inventor: B·佐杰
IPC: H02M1/088
CPC classification number: H02M7/217 , H03K17/063 , H03K17/133 , H03K17/687 , H03K19/017509 , H03K2217/0081
Abstract: 本公开提供了用于生成备用电压的系统和方法。根据实施例,一种电路包括:具有耦合到第一开关输出节点的漏极的第一常导通晶体管;具有耦合到第一常导通晶体管的源极的漏极的常关断晶体管;配置成接收开关信号的驱动器电路,该驱动器电路具有耦合到第一常导通晶体管的栅极的输出;以及具有耦合到供电节点的漏极端子、耦合到驱动器电路的输出的栅极端子和配置成提供备用电压的源极端子的第二常导通晶体管。
-
公开(公告)号:CN103051161B
公开(公告)日:2016-03-09
申请号:CN201110317087.1
申请日:2011-10-12
Applicant: 昂宝电子(上海)有限公司
IPC: H02M1/088
CPC classification number: H03K17/302 , H03K17/063 , H03K2217/0081
Abstract: 本发明公开了用于驱动具有高阈值电压的晶体管的系统和方法。该系统包括浮动电压生成器、第一驱动电路和第二驱动电路。浮动电压生成器被配置为接收第一偏置电压并且生成浮动电压,该浮动电压生成器还被配置为当第一偏置电压改变时改变该浮动电压,并且维持浮动电压的大小比第一偏置电压低第一预定值。第一驱动电路被配置为接收输入信号、第一偏置电压和浮动电压。第二驱动电路被配置为接收输入信号、第二偏置电压和第三偏置电压,第一驱动电路和第二驱动电路被配置为生成用以驱动晶体管的输出信号。
-
公开(公告)号:CN102543993B
公开(公告)日:2016-03-09
申请号:CN201110332695.X
申请日:2011-10-28
Applicant: 瑞萨电子株式会社
Inventor: 奥田裕一
CPC classification number: H03K17/14 , G06K7/10237 , G06K19/0705 , G06K19/0709 , H01L27/0222 , H01L27/088 , H01L27/0928 , H03K17/063 , H03K17/60 , H03K17/6877
Abstract: 一种用于无线通信的半导体装置,其实现了泄漏电力的减少并且允许改进电力效率。例如,用于驱动天线的天线驱动部和用于对来自天线的输入电力进行整流的整流部耦合到外部端子。天线驱动部包括上拉PMOS晶体管和下拉NMOS晶体管。在整流部中,通过升压电路使由全波整流电路生成的电源电压升压。例如,当停止提供来自电池的电源电压时,通过升压电路的升压得到的电源电压被提供给每个上拉PMOS晶体管的体。
-
公开(公告)号:CN105281565A
公开(公告)日:2016-01-27
申请号:CN201510027696.1
申请日:2015-01-20
Applicant: 株式会社东芝
Inventor: 濑下敏树
CPC classification number: H03K5/08 , H02M3/073 , H02M2001/009 , H02M2003/071 , H03K3/0315 , H03K17/063 , H03K17/102 , H03K2017/066 , H03K2217/0081
Abstract: 实施方式提供一种使生成正电位和负电位时发生的高次谐波噪声不重叠到接地线上的正负电位生成电路。根据一个实施方式,正负电位生成电路具备:从一端侧输出正电位且从另一端侧输出负电位的电荷泵;将正电位中包含的高次谐波噪声除去的第一滤波器;对第一滤波器的输出电位进行调整的第一箝位电路;将负电位中包含的高次谐波噪声除去的第二滤波器;以及对第二滤波器的输出电位进行调整的第二箝位电路。电荷泵使从一端侧输出的电流全部流向第一滤波器,并使从第二箝位电路通过第二滤波器的电流全部流向另一端侧。
-
公开(公告)号:CN103259514B
公开(公告)日:2016-01-27
申请号:CN201310051657.6
申请日:2013-02-16
Applicant: 株式会社电装
IPC: H03K17/08 , H03K17/567
CPC classification number: H02H9/025 , H03K17/063 , H03K17/08128
Abstract: 栅极驱动电路(6、31、41、51、61、71)包括栅极控制电路(8、9)以及栅极电压限制电路(10、32)。栅极控制电路(8、9)响应于导通命令和关断命令来建立或断开从电源线(7)到晶体管(5)的栅极端子的栅极电压供应路径(16)的电连续性。栅极电压限制电路响应于导通命令,至少在直到对大于故障判定值的电流是否流到晶体管(5)的确定结束的时段中,将晶体管(5)的栅极电压限制为小于或等于第一电压,并随后将栅极电压限制为小于或等于第二电压。
-
公开(公告)号:CN102577124B
公开(公告)日:2016-01-27
申请号:CN201080046818.7
申请日:2010-10-18
Applicant: 意法半导体股份有限公司
IPC: H03K17/74
CPC classification number: H03K17/063
Abstract: 本发明涉及一种高压开关配置(10),具有接收输入信号(Vin)以驱动负载的输入端子(IN),以及发出输出信号(Vout)至所述负载的输出端子(OUT)。有利地,根据本发明,所述高压开关配置(10)至少包括第一二极管和第二二极管(D1、D2),所述第一和第二二极管反向串联地布置在所述输入端子和输出端子(IN、OUT)之间,并且具有对应于第一内部电路节点(Xc1)的一对共用的相应端子。
-
公开(公告)号:CN104767360A
公开(公告)日:2015-07-08
申请号:CN201510103583.5
申请日:2011-11-30
Applicant: 英飞凌科技股份有限公司
CPC classification number: H02M1/08 , H02M3/33553 , H03K17/063 , H03K17/691
Abstract: 本发明涉及用于驱动开关的系统和方法。根据一个实施例,一种用于驱动开关的电路包括驱动器电路。驱动器电路包括:第一输出,配置成耦合到JFET的栅极;第二输出,配置成耦合到MOSFET的栅极;第一电源节点;以及偏置输入,配置成耦合到共同节点。待驱动的开关包括在共同节点处耦合到MOSFET的JFET。
-
公开(公告)号:CN104600966A
公开(公告)日:2015-05-06
申请号:CN201410601840.3
申请日:2014-10-31
Applicant: 三星电机株式会社 , 首尔市立大学校产学协力团
CPC classification number: H03K17/063 , H02M3/33507 , H03K17/687 , H02M1/088 , H02M3/33515 , H02M3/33523
Abstract: 公开了一种栅极驱动电路、具有栅极驱动电路的开关设备和电源设备。栅极驱动电路可包括:偏置单元,接收具有预设高电平和预设低电平的输入信号,包括第一N-MOSFET和第一P-MOSFET,并且偏置单元通过第一N-MOSFET和第一P-MOSFET的导通供应偏置功率;放大单元,包括第二N-MOSFET和第二P-MOSFET,其中,第二N-MOSFET通过接收从在输入信号具有预设高电平时导通的第一N-MOSFET供应的偏置功率而导通,第二P-MOSFET通过接收从在输入信号具有预设低电平时导通的第一P-MOSFET供应的偏置功率而导通,并且放大单元根据第二N-MOSFET和第二P-MOSFET的导通提供栅极信号。
-
-
-
-
-
-
-
-
-