一种修调配置电路的版图结构、电子电路以及电子设备

    公开(公告)号:CN119940269A

    公开(公告)日:2025-05-06

    申请号:CN202411801807.5

    申请日:2024-12-09

    Abstract: 本发明提供了一种修调配置电路的版图结构、电子电路以及电子设备,该版图结构包括译码器、2N个传输单元以及(2N‑1)个串联连接的分压单元;其中,所述译码器包括2N个输出单元,每个传输单元的控制端均连接对应输出单元的输出端;(2N‑1)个串联连接的分压单元形成有2N个分压节点,2N个分压节点按照低位到高位的顺序和2N个输出单元一一对应,每个分压节点均连接对应输出单元所对应的传输单元的输入端。本发明通过将2N个传输单元一一对应地放置在译码器的2N个输出单元的输出侧位置,使得2N个输出单元与其对应的传输单元之间只需要很短的连线,而不需要像现有技术中要通过向外走线才能完成连接,因此实现了修调配置电路的版图结构面积的大幅缩减。

    一种GaN HEMT器件及其制备方法
    32.
    发明公开

    公开(公告)号:CN119698022A

    公开(公告)日:2025-03-25

    申请号:CN202311183046.7

    申请日:2023-09-13

    Abstract: 本发明提供了一种GaN HEMT器件及其制备方法,包括:第一衬底,以及沿远离第一衬底的方向依次形成的缓冲层和沟道层;势垒层;势垒层覆盖于沟道层的表面;P‑GaN层,P‑GaN层覆盖部分势垒层的表面;其中,P‑GaN层所覆盖的部分势垒层的厚度小于10nm,且小于其余未覆盖的部分势垒层的厚度;第一介质层,覆盖于势垒层和P‑GaN层上;其中,P‑GaN层上的第一介质层的表面形成有栅极;其中,栅极、P‑GaN层以及P‑GaN层上的第一介质层共同构成MIS型栅结构;MIS型栅结构的两端分别形成源极和漏极。该技术方案解决了现有的GaN HEMT器件阈值电压较低、能够承受的栅源电压较小以及栅极可靠性低的问题。

    一种轻载检测系统
    33.
    发明授权

    公开(公告)号:CN112433113B

    公开(公告)日:2025-03-25

    申请号:CN202011232538.7

    申请日:2020-11-06

    Abstract: 本发明涉及电子技术领域,尤其涉及一种轻载检测系统,其中,包括:检测模块,其输入端连接至电池电压,以检测电池电压的输出电压值对应的检测信号;编码模块,其输入端连接检测模块的输出端,以将检测信号进行编码,以输出编码结果;逻辑模块,其输入端连接至编码模块的输出端,根据编码结果进行逻辑运算,以获取检测信号对应的负载电流;当检测到检测信号对应的负载电流较小时,以输出一轻载退出信号。有益效果:通过检测电池电压的输出电压值对应的检测信号,再进行编码及逻辑运算后,以便通过查找编码的方式获取检测信号对应的负载电流,当查找到的负载电流较小时,从而检测出轻载退出信号,无需增加外部器件和额外芯片引脚,且简单可靠。

    SGT MOS管的器件结构制备方法
    34.
    发明公开

    公开(公告)号:CN119603984A

    公开(公告)日:2025-03-11

    申请号:CN202411442909.2

    申请日:2024-10-15

    Abstract: 本发明提供了SGT MOS管的器件结构制备方法,该方法包括:在外延层的表面和外延层的第一凹槽侧壁上依次形成第一热氧化层、隔离层和沟槽氧化层,在满足沟槽侧壁氧化层的厚度要求的基础上,对第一热氧化层的厚度进行减薄,以减少对外延层的消耗,从而提高SGT管的耐压性能。在沟槽氧化层构成的凹槽内沉积第一多晶硅层,并去除第一凹槽内的部分沟槽氧化层,由于设置了所述隔离层,因此第一多晶硅层突出部分表面的栅间氧化层可按需求厚度进行生成,从而降低了SGT管的栅源电容。沉积第二多晶硅层并对第一凹槽两侧的外延层进行第一离子注入和第二离子注入。在衬底上沉积层间介质层,完成器件结构的制备。

    内嵌MIM结构的ESD保护器件、制备方法

    公开(公告)号:CN119364859A

    公开(公告)日:2025-01-24

    申请号:CN202411278936.0

    申请日:2024-09-12

    Abstract: 本发明提供了一种内嵌MIM结构的ESD保护器件,包括:ESD结构;位于ESD结构未使用区域上的MIM电容结构。ESD保护器件为横向ESD保护器件。所述MIM电容结构包括位于ESD结构和隔离槽填充区上的层间绝缘层、位于层间绝缘层中的接触孔、填充接触孔的接触孔金属填充区、位于层间绝缘层上的第一金属层、在第一金属层上且对应ESD结构未使用区域的介电质层、位于介电质层上的第二金属层、位于第二金属层上的第三金属层、位于第三金属层和第一金属层上的介质层、位于介质层中的第一金属柱、位于介质层中的第二金属柱、位于介质层上的第四金属层。本发明使得ESD器件的功能多了抗EMI电磁干扰功能,且提高了抗静电冲击性能。

    Trench MOSFET器件的自对准的制备方法

    公开(公告)号:CN117612942A

    公开(公告)日:2024-02-27

    申请号:CN202311607585.9

    申请日:2023-11-28

    Abstract: 本发明提供了一种Trench MOSFET器件的自对准的制备方法,包括:提供一衬底,包括若干接触孔区域;在所述衬底上形成若干栅极沟槽、栅极多晶硅层、第一接触孔柱、体区离子注入区、源区离子注入区、栅极氧化层以及层间介质层;以所述层间介质层为掩膜,刻蚀所述第一接触孔柱以及其底部的部分所述体区离子注入区,直至第一深度,并刻蚀部分所述栅极多晶硅层直至第一深度,以在所述接触孔区域与部分所述栅极多晶硅层中形成接触孔。本发明提供的技术方案进一步缩小了接触孔沿沟道方向尺寸。

    低电容MOSFET器件及制备方法、电子设备及制备方法

    公开(公告)号:CN117038734A

    公开(公告)日:2023-11-10

    申请号:CN202311007344.0

    申请日:2023-08-10

    Abstract: 本发明提供了一种低电容MOSFET器件,包括:具有栅极沟槽的MOSFET器件结构;所述栅极沟槽包括:第一栅极沟槽、第二栅极沟槽以及第三栅极沟槽;所述MOSFET器件结构包括:源极多晶硅层、栅极多晶硅层以及第一氧化层;其中,所述源极多晶硅层、所述栅极多晶硅层以及所述第一氧化层均形成于所述第一栅极沟槽与所述第二栅极沟槽中;其中,所述第一氧化层形成于所述源极多晶硅层的顶端;所述栅极多晶硅层包裹所述第一氧化层;其中,所述第一氧化层中还包括第一缝隙;所述源极多晶硅层还填充于所述第三栅极沟槽中。本发明提供的技术方案,减小了栅极多晶硅层和源极多晶硅层接触的氧化层面积,从而实现了降低器件的电容,提高器件性能的技术效果。

    电荷泵预充电电路及电子设备
    40.
    发明公开

    公开(公告)号:CN116865556A

    公开(公告)日:2023-10-10

    申请号:CN202310927841.6

    申请日:2023-07-26

    Abstract: 本发明提供了一种电荷泵预充电电路及电子设备,其功率管单元包括电性连接的第一、第二、第三及第四开关管,第一开关管接一供电电压,并通过二极管耦接自举电容,自举电容分别耦接第二开关管以及飞跨电容,飞跨电容分别耦接第四开关管以及预充电电路,第四开关管接地,第二开关管的一端分别耦接电荷泵的输出端以及输出电容;预充电电路中,第五开关管通过限流电阻耦接飞跨电容,其另一端接地,保护模块以及插入检测模块均耦接电荷泵的输出端;从而在设备接入所述电荷泵时,控制第五开关管在设定时长内导通,利用电池向飞跨电容充电,简化了预充电的电路,从而本发明可以在不需要外部器件确认是否预充电完成的情况下,快速的对电荷泵进行预充电。

Patent Agency Ranking