-
公开(公告)号：CN103941178A
公开(公告)日：2014-07-23
申请号：CN201410165827.8
申请日：2014-04-23
Applicant: 北京大学
IPC: G01R31/317
Abstract: 本发明提供了一种检测集成电路制造工艺中工艺波动的检测电路，所述电路包括环振电路、时钟缓冲级、第一数级反相器链N以及第二数级反相器链P；所述环振电路为反相器级联构成；所述第一数级反相器链N为反相器级联，并挂载D触发器构成；所述第二数级反相器链P为反相器级联，并挂载D触发器构成。本发明的一种检测集成电路制造工艺中工艺波动的检测电路可以把NMOS和PMOS的波动分别测量出来，并以数字化的方式输出，方便读取数据，且有利于在片上进行集成，用于后续的工艺波动补偿。
-
公开(公告)号：CN102520331B
公开(公告)日：2013-12-11
申请号：CN201110397005.9
申请日：2011-12-02
Applicant: 北京大学
IPC: G01R31/26
Abstract: 本发明公开了一种用于STI型LDMOS器件的界面陷阱测试方法，涉及高压半导体器件可靠性技术领域，该方法在STI型LDMOS器件的源极和衬底之间、漏极和衬底之间施加同一个正向偏置电压，同时施加栅极扫描电压，并测量衬底电流，由衬底电流的峰值的位置确定界面陷阱在STI型LDMOS器件中的STI区或沟道区。本发明直接利用STI型LDMOS器件为测试结构，节省了测试成本，且便于在测试中同时获取了STI区和沟道区界面陷阱的位置信息，且不对STI型LDMOS器件造成损伤。
-
公开(公告)号：CN113948411A
公开(公告)日：2022-01-18
申请号：CN202111057876.6
申请日：2021-09-09
Applicant: 北京芯可鉴科技有限公司 , 北京智芯微电子科技有限公司 , 国网信息通信产业集团有限公司 , 北京大学 , 国网山东省电力公司营销服务中心(计量中心) , 国家电网有限公司
IPC: H01L21/66 , H01L23/544
Abstract: 本发明涉及器件可靠性研究领域，提供一种栅氧化层时变击穿测试方法、可靠性测试方法及测试结构。所述栅氧化层时变击穿测试方法包括：将多个氧化层电容的衬底集成为一个共用的测试极并接地，其中所述多个氧化层电容各自的栅氧化层的面积均不相同；在通过同一恒定电压源向各个氧化层电容的栅极同时施加同一恒定电压的条件下，持续测量各个氧化层电容的栅极电流；将氧化层电容的栅极电流发生跳变的时间作为该氧化层电容的栅氧化层击穿时间，直至获得各个氧化层电容的栅氧化层击穿时间。本发明在持续施加恒定电压的情况下一次测试就可以获得多个氧化层电容的栅氧化层击穿时间，在节省测试设备成本的前提下，极大地提高了测试效率。
-
公开(公告)号：CN112285412A
公开(公告)日：2021-01-29
申请号：CN202011024238.X
申请日：2020-09-25
Applicant: 北京智芯微电子科技有限公司 , 北京芯可鉴科技有限公司 , 国网思极紫光(青岛)微电子科技有限公司 , 北京大学
IPC: G01R19/25
Abstract: 本发明实施例提供一种带隙基准源测量装置及方法，其中测量装置包括：测量电容、控制开关、比较器、计数器和计算模块；控制开关与测量电容并联连接，且控制开关在测量电容充电过程中处于常开状态；测量电容的第一端连接比较器的同向输入端，测量电容的第二端接地，比较器的输出端连接计数器的计数输入端以及控制开关的控制端，用于在比较器输出高电平时，控制控制开关闭合；计算模块连接计数器的输出端，用于在将待测量带隙基准源接入带隙基准源测量装置进行测量的过程中，获取计数器的输出计数，并基于输出计数，获取对待测量带隙基准源的测量结果。本发明实施例能够更加准确、直观的显示测量结果。
-
公开(公告)号：CN109473481B
公开(公告)日：2020-11-03
申请号：CN201811050917.7
申请日：2018-09-10
Applicant: 北京大学
IPC: H01L29/786
Abstract: 本发明实施例提供一种基于FDSOI的gg‑NMOS器件，包括：漏区、沟道区、P型衬底、埋氧区及N阱注入区；埋氧区形成于P型衬底的上部，漏区及沟道区形成于埋氧区的上部；N阱注入区形成于P型衬底的上部且N阱注入区与埋氧区连接，N阱注入区与沟道区的耦合面积大于零；静电输入端分别与N阱注入区及漏区连接。本发明实施例通过在P型衬底上形成N阱注入区，并将N阱注入区与漏区相连接，能够减小触发电压，从而满足FDSOI工艺下内部核心电路的ESD设计窗口，提供有效的ESD保护。并且，可以通过移动N阱注入区边界的位置来改变N阱注入区与沟道区的耦合面积，从而实现对触发电压的调节，从而满足不同的ESD防护需求。
-
Patent Agency Ranking
-
公开(公告)号：CN103323763B
公开(公告)日：2015-10-14
申请号：CN201310253482.7
申请日：2013-06-24
Applicant: 北京大学
IPC: G01R31/26
Abstract: 本发明涉及集成电路技术领域，特别涉及一种测量阈值电压和饱和漏电流退化电路。该电路包括：PMOS晶体管、NMOS晶体管、负载电容、电压比较器、第一数级反相器链和第二数级反相器链，上述部件组成一个三角波产生电路。本发明提供的测量阈值电压和饱和漏电流退化电路，采用将三角波产生电路与MOS晶体管的阈值电压及饱和漏电流的退化测试结合起来，将器件的特性与电路行为结合起来，可以从外部改变电路的工作条件，并且可以在各种不同的测试条件下，直接简便地测出阈值电压和饱和漏电流的退化情况。
-
-
公开(公告)号：CN102262206B
公开(公告)日：2013-12-25
申请号：CN201110109449.8
申请日：2011-04-26
Applicant: 北京大学
IPC: G01R31/26
Abstract: 本发明公开了一种pMOSFET器件负偏置温度不稳定性寿命预测方法，包括：S1：施加负偏置应力之前，测量pMOSFET器件的初始特性，得到初始器件参数；S2：对该器件的栅极施加应力条件，且漏极电压为正常工作电压，在预设的时间间隔内对该器件进行应力老化测试；S3：对该器件进行参数测试，得到与老化时间相关的器件参数，直至总体应力时间结束；S4：漏极电压为正常工作电压下，重复步骤S2和S3，进行不同应力条件测试，以器件参数退化到临界点为准，得到相应应力条件下pMOSFET器件的失效时间；S5：利用不同应力条件下pMOSFET器件的失效时间，预测栅极电压为正常工作电压条件下的器件可靠性寿命，本发明的方法得到的器件失效时间比常规方法更短，因此更能反映pMOSFET器件的NBTI寿命。
-
公开(公告)号：CN102176442B
公开(公告)日：2012-12-05
申请号：CN201110043372.9
申请日：2011-02-22
Applicant: 北京大学
IPC: H01L23/544 , H01L27/02 , G01R31/26
CPC classification number: H01L2924/0002 , H01L2924/00
Abstract: 本发明公开了一种用于测量MOS器件HCI可靠性的测试结构，包括：n型MOS器件和p型MOS器件，所述n型MOS器件的源极、衬底和p型MOS器件的漏极三者连接在一起组成所述结构的源极；且所述p型MOS器件的源极、衬底和n型器件的漏极三者连接在一起组成所述结构的漏极；所述n型MOS器件和p型MOS器件的栅极分别构成所述结构的n型栅极和p型栅极。本发明提供了一种可同时测量n型和p型MOS器件HCI可靠性的测试结构及方法，使得n型和p型MOSFET器件HCI可靠性测试可以在同一测试结构上完成。
-
-
-
-
-
-
-
-
-
Search Results
58
records
(took 0.026 seconds)
