-
公开(公告)号：CN114783862A
公开(公告)日：2022-07-22
申请号：CN202110088948.7
申请日：2021-01-22
Applicant: 中国科学院微电子研究所
IPC: H01L21/28 , H01L21/3105
Abstract: 本发明提供了一种提高SiC场效应晶体管中栅氧化层可靠性的方法，该方法通过在三种加工环境下，采用不同的气体对SiO2栅氧化层依次进行三次退火处理，以降低SiO2栅氧化层界面处的C相关缺陷。也就是说，通过三次连续的退火处理，可以处理掉SiC场效应晶体管中SiO2栅氧化层界面处的多种陷阱和缺陷，界面质量得到优化，致密性得到增强，漏电流减小，可靠性得到提升，进而提高SiC场效应晶体管的性能。
-
公开(公告)号：CN114497208A
公开(公告)日：2022-05-13
申请号：CN202011275475.3
申请日：2020-11-13
Applicant: 中国科学院微电子研究所
IPC: H01L29/778 , H01L29/40 , H01L29/417 , H01L29/423 , H01L21/66
Abstract: 本公开提供一种高电子迁移率晶体管器件及测试方法，该器件包括：源极(6)，其与源极测试电极布局(13)连接；漏极(7)，其与漏极测试电极布局(14)连接；栅极(8)，其位于源极(6)和漏极(7)之间，与栅极测试电极布局(15)连接；场板(10)，其位于栅极(8)和漏极(7)之间，与场板测试电极布局(16)连接；其中，源极测试电极布局(13)、漏极测试电极布局(14)、栅极测试电极布局(15)及场板测试电极布局(16)相互之间电气绝缘。该器件可将射频信号和直流信号分开添加偏置，用以提升器件的功率效率特性；另外，场板偏置在不同状态下，对栅下电场具有不同的抑制效果，提高了器件工作电压，进一步实现高功率应用。
-
公开(公告)号：CN114465622A
公开(公告)日：2022-05-10
申请号：CN202210129685.4
申请日：2022-02-11
Applicant: 中国科学院微电子研究所
IPC: H03M1/10
Abstract: 本发明公开一种流水线模数转换器误差提取方法、装置、设备及介质，涉及数字模拟技术领域，用于解决现有技术中误差影响整体ADC的线性度的问题。包括：在模拟域中获取伪随机噪声序列，将伪随机噪声序列输入流水线模数转换器中，得到转换后的数字信号；在数字域中基于所述数字信号提取流水线模数转换器的误差，并对所述误差进行校准。通过多电平平均分配的随机Dither技术，可以实现在没有信号输入或者任意幅度信号输入情况下的级间增益误差校准与记忆效应误差校准，提升整体的线性度。同时基于该技术，可以对流水线ADC的频谱杂散起到较好的打散作用，进一步改善其整体的无杂散动态范围。
-
公开(公告)号：CN109244126B
公开(公告)日：2021-10-08
申请号：CN201811004022.X
申请日：2018-08-30
Applicant: 中国科学院微电子研究所
IPC: H01L29/739 , H01L29/06 , H01L21/331
Abstract: 本发明提供了一种绝缘栅双极晶体管及其制作方法，所述绝缘栅双极晶体管包括：衬底；缓冲层，形成于所述衬底上；外延层，形成于所述缓冲层上；结型场效应结构JFET区，形成于所述外延层内，JFET区的宽度为2.5～12μm；CJI掺杂区，形成于所述JFET区中，且所述掺杂区位于栅介质层的厚度拐点处；第一栅介质层，形成于所述外延层上，所述第一栅介质层的厚度为0.5μm～1.2μm。
-
公开(公告)号：CN109216436B
公开(公告)日：2021-08-03
申请号：CN201811065180.6
申请日：2018-09-12
Applicant: 中国科学院微电子研究所
Abstract: 本发明公开了一种半导体器件及其制备方法，所述半导体器件包括：N+衬底，所述N+衬底上形成有朝背面开口的多个开孔；形成于所述N+衬底上的N‑外延层，所述N‑外延层包括有源区外延层和终端区外延层，所述有源区外延层包括多个P++区域环和多个凹槽结构，其中，单个P++区域环上形成有单个凹槽结构；所述终端区外延层包括N+场截止环和多个P+保护环；形成于所述有源区外延层上的肖特基接触，形成于所述终端区外延层上的钝化层，以及形成于所述N+衬底背面和所述多个开孔内的欧姆接触。
-
Patent Agency Ranking
公开(公告)号：CN108346688B
公开(公告)日：2021-03-02
申请号：CN201810075436.5
申请日：2018-01-25
Applicant: 中国科学院微电子研究所
IPC: H01L29/06 , H01L21/329 , H01L29/872
Abstract: 本公开提供了一种具有CSL输运层的SiC沟槽结势垒肖特基二极管及其制作方法，包括多个第一CSL电流输运层和多个第二CSL电流输运层；第一CSL电流输运层上有选择性P++‑SiC区域环，P++‑SiC区域环上是与之对应的凹槽结构，凹槽结构上有肖特基接触电极；第二CSL电流输运层上直接是肖特基接触电极；肖特基接触电极外围设有多个P+‑SiC保护环和一个N+场截止环；肖特基接触电极边缘的设有SiO2钝化层。本公开采用凹槽技术加上P++深注入的综合技术降低芯片表面电场，减小肖特基势垒的降低效应，抑制漏电流，并优化配合CSL传输层结构大大增加电流导通能力，降低器件电学特性的温度依赖性和敏感性，在反向击穿特性不受影响下的情况下，获得高温大电流SiC电力电子器件，工艺简单、可重复。
-
公开(公告)号：CN108198758B
公开(公告)日：2020-11-20
申请号：CN201711423137.8
申请日：2017-12-25
Applicant: 中国科学院微电子研究所
IPC: H01L21/329 , H01L29/861
Abstract: 本发明提供一种垂直结构的氮化镓功率二极管器件制作方法，其中包括：步骤一、提供衬底以及衬底上的外延层；步骤二、提供外延层表面进行图形化并刻蚀凹槽；步骤三、在凹槽之间的外延层表面淀积第一阳极金属；步骤四、在凹槽中和第一层阳极金属表面覆盖第二阳极金属；步骤五、在器件背面制作阴极。本发明能够提高器件的正向输出电流以及反向阻断电压，提高氮化镓功率二极管的器件性能。
-
公开(公告)号：CN111865234A
公开(公告)日：2020-10-30
申请号：CN202010758658.4
申请日：2020-07-31
Applicant: 中国科学院微电子研究所
Abstract: 本发明涉及一种紧凑型宽带Doherty功率放大器，属于射频功率放大器技术领域，解决了现有的Doherty功率放大器只考虑单频点的匹配造成的宽带性能较差的问题。包括功分器、载波功率放大电路、峰值功率放大电路和后匹配网络，峰值功率放大电路包括切比雪夫输入匹配网络，当功分器输入端输入低功率信号时，峰值功率放大电路的负载阻抗无穷大，由载波功率放大电路实现输入信号的放大；当功分器输入端输入高功率信号时，切比雪夫输入匹配网络的输出阻抗匹配于峰值功率放大电路中峰值功率放大器的最佳源阻抗，与载波功率放大电路共同实现输入信号的放大。有效抑制了峰值功率放大器的开启点随频率偏移的现象，改善了放大器的宽带性能。
-
公开(公告)号：CN109671797B
公开(公告)日：2020-08-04
申请号：CN201811579268.X
申请日：2018-12-21
Applicant: 中国科学院微电子研究所
IPC: H01L31/115 , H01L31/0224
Abstract: 本发明公开了一种漂移探测器及其制作方法，该漂移探测器包括：第一导电半导体衬底、隧穿氧化层、第二导电半导体层、第三导电半导体层、金属电极层和隔离层；其中，第二导电半导体层与第一导电半导体衬底的导电类型相反，第三导电半导体层与第一导电半导体衬底的导电类型相同，第二导电半导体层、位于其下方的隧穿氧化层和第一导电半导体衬底共同构成PN结，该PN结形成：漂移电极、第一保护环、入射窗口和第二保护环；第三导电半导体层、位于其下方的隧穿氧化层和第一导电半导体衬底共同构成高低结，该高低结形成：阳极、第一接地电极和第二接地电极。该漂移探测器实现大面积、低噪声、能量分辨率高，且具有简单的制作工艺，可进行大批量制造。
-
公开(公告)号：CN111416622A
公开(公告)日：2020-07-14
申请号：CN202010282504.2
申请日：2020-04-12
Applicant: 中国科学院微电子研究所
IPC: H03M1/66
Abstract: 本发明公开一种时钟信号恢复电路及方法、接口电路、信号同步方法，涉及数模转换技术领域，可以确保输入的数字信号与数模转化器的内部时钟信号同步。该时钟信号恢复电路包括鉴相器，鉴相器的输入端与锁存器的输出端通信连接。译码器，译码器的输入端与鉴相器的输出端通信连接。相位调整器，相位调整器的输入端与译码器的输出端通信连接，相位调整器的输出端与锁存器的输入端通信连接。相位调整器用于根据控制信号调整采样时钟信号的相位，获取调整后的采样时钟信号。当调整后的采样时钟信号与数字信号同步时，获得时钟恢复信号。本发明还提供一种接口电路和同步信号方法。
-
-
-
-
-
-
-
-
-
Search Results
672
records
(took 0.112 seconds)
