公开(公告)号：CN1950910A

公开(公告)日：2007-04-18

申请号：CN200580014359.3

申请日：2005-04-25

Applicant: 松下电器产业株式会社

Inventor： 田村和明 ,  泉智绍 ,  笠原哲志 ,  中西雅浩 ,  松野公则 ,  井上学

IPC: G11C29/00 ,  G06F12/16 ,  G11C16/06

CPC classification number: G11C16/22 ,  G06F11/1068 ,  G11C16/3418 ,  G11C2029/0409

Abstract: 本发明涉及半导体存储器装置，当读出传送源的数据时产生错误时，不会在包含错误的状态下将数据写入传送目的端。在包含数据写入单位比物理块小的非易失性存储器2的半导体存储器装置1中，在非易失性存储器2的内部设置错误检测及校正电路23。将存储在非易失性存储器2内的预定物理块的数据传送并写入到不同的物理块中时，错误检测及校正电路23进行数据的错误检测与校正。

公开(公告)号：CN1922588A

公开(公告)日：2007-02-28

申请号：CN200580006079.8

申请日：2005-02-25

Applicant: 松下电器产业株式会社

Inventor： 中西雅浩 ,  泉智绍 ,  笠原哲志 ,  田村和明 ,  松野公则 ,  井上学

IPC: G06F12/16

CPC classification number: G06F11/1441 ,  G06F11/1435

Abstract: 把存储与簇或物理块等的预定的存储单位对应的写入结束标志的写入结束标志表(105)保存到非易失性的控制存储器(106)内。然后，检测向预定的存储单位进行的数据写入的结束，把写入结束标志写入到写入结束标志表(105)上的对应的存储单位的地址内。这样就可以确认已正常地写入了数据。即便是不能向作为主存储器的写入单位的页内写入表示写入结束的标志的情况下，也可以提高写入的可靠性。

公开(公告)号：CN1914627A

公开(公告)日：2007-02-14

申请号：CN200580003952.8

申请日：2005-02-02

Applicant: 松下电器产业株式会社

Inventor： 笠原哲志 ,  泉智绍 ,  中西雅浩 ,  田村和明 ,  松野公则

IPC: G06K19/00 ,  G06F12/16

CPC classification number: G06F13/385 ,  G06F11/073 ,  G06F11/0793 ,  G06F11/1052 ,  G11C2029/0409

Abstract: 存储卡(1)包括与数据处理装置(50)之间进行命令和数据的发送接收的主机接口(2)、存储数据的非易失性存储器(7)、控制存储卡的动作的控制器(3)和存储规定的管理信息的存储单元(32)。管理信息包括在向非易失性存储器的写入动作时产生了错误之际指定是否执行重试功能用的重试设定信息。控制器(3)在数据写入动作时，参考重试设定信息，在重试设定信息表示重试功能的停止的情况下，为了在数据写入动作时的错误发生时使重试功能不动作，或在重试设定信息表示重试功能的动作的情况下，为了在数据写入动作时的错误发生时使重试功能动作，而控制写入动作。

公开(公告)号：CN1768331A

公开(公告)日：2006-05-03

申请号：CN200480008606.4

申请日：2004-10-13

Applicant: 松下电器产业株式会社

Inventor： 中西雅浩 ,  泉智绍 ,  笠原哲志 ,  田村和明 ,  松野公则

IPC: G06F12/00 ,  G06F12/06

CPC classification number: G06F12/06 ,  G06F2212/2022

Abstract: 将控制器102和4个闪速存储器F0～F3的各2个连接到2条存储器总线上，将各闪速存储器分割为大致相等的大小的区域，形成前后半区域。在4存储器结构时，以每个规定的大小区分由主机指定的连续逻辑地址，按下述顺序以重复巡回F0、F1、F2、F3的形式进行写入。在2存储器结构时，以重复巡回F00、F10、F01、F11的形式进行写入。这样，与连接到控制器上的闪速存储器的数目无关地谋求控制器处理的共用化。