半导体集成电路
    31.
    发明公开

    公开(公告)号:CN1734939A

    公开(公告)日:2006-02-15

    申请号:CN200510085386.1

    申请日:2005-07-26

    Inventor: 炭田昌哉

    CPC classification number: H03K3/356139

    Abstract: 在附有数据选择功能的动态型触发电路中,良好地确保动作的高速性,即使在多个数据的任何一个都未被选择的情况下也能正常动作。例如,当由选择信号(S0)选择高电平的数据(D0)时,第1结点(N1)变为低电平,第2动态电路(1B)的第2结点(N2)变为高电平,输出信号(Q)为高电平。在这种状态下,当没有由选择信号(S0)~(S2)选择多个数据(D0)~(D2)中的任何一个时,第1结点(N1)变为高电平,上述第2结点(N2)的电荷被放电,变成使输出信号(Q)误动作为低电平的状况。但是,在这种情况下,输出结点(N3)变为高电平,第4结点(N2)变为低电平,上述第2动态电路(1B)的n型晶体管(Tr6)截止,从而阻止第2结点(N2)的放电。

    半导体集成电路
    32.
    发明授权

    公开(公告)号:CN101253686B

    公开(公告)日:2010-12-29

    申请号:CN200680032025.3

    申请日:2006-08-29

    Inventor: 炭田昌哉

    CPC classification number: H03K5/12

    Abstract: 半导体集成电路提供有检测信号线的电压电平的电压电平检测器;和检测跃迁时段的时间长度的跃迁时间检测器,其中,信号线基于电压电平检测器检测到的电压电平从非激活的电压状态转变为激活的电压状态。电压电平检测器检测跃迁时段中的信号线的电压电平。

    半导体集成电路
    33.
    发明授权

    公开(公告)号:CN101091314B

    公开(公告)日:2010-05-19

    申请号:CN200680001466.7

    申请日:2006-10-17

    Inventor: 炭田昌哉

    CPC classification number: H03K3/35625

    Abstract: 在带有数据选择功能的动态式触发电路中,当例如由选择信号(S0)选择了高电平的数据(D0)时,第一节点(N1)变为低电平,第二动态电路(1B)的第二节点(N2)变为高电平,输出信号(Q)变为高电平。在这样的状态下,当选择信号(S0~S2)未选择多个数据(D0~D2)中的任何一个时,变为如下状态,即第一节点(N1)变为高电平,上述第二节点(N2)中的电荷被放电,输出信号(Q)误动作为低电平。但是,在这样的情况下,输出节点(N3)变为高电平,第四节点(N4)变为低电平,上述第二动态电路(1B)的n型晶体管(Tr6)截止,第二节点(N2)的放电被阻止。因此,能够很好地确保动作的高速性,并且即使在多个数据均未被选择的情况下也能够正常动作。本电路被用于预定的电路,例如数据通路的发送通路、纵横总线接线器或可重新配置的处理部件的输入部。

    半导体集成电路
    34.
    发明公开

    公开(公告)号:CN101582291A

    公开(公告)日:2009-11-18

    申请号:CN200910203396.9

    申请日:2005-06-08

    Inventor: 炭田昌哉

    Abstract: 本发明公开了一种半导体集成电路。在具有多进出口结构的寄存器文卷的半导体集成电路中,第1保持电路20A是专门使用于具有1个第1写入进出口部21AW及两个第1读出进出口部21AR1、21AR2的第1功能块。第2保持电路30B是专门使用于具有一个第2写入进出口部31AW及1个第2读出进出口部31BR的第2功能块。当产生要将第1保持电路20A的保持数据从例如第2读出进出口部31BR读出时,在将第2保持电路30B的数据锁存在门闩电路40中后,将第1保持电路20A的数据传送到第2保持电路30B中,接着,将已锁存在上述门闩电路40中的第2保持电路30B的数据传送到第1保持电路20A中,进行数据的交换。因此,大大地削减了寄存器文卷所必需的面积。

    半导体集成电路
    35.
    发明授权

    公开(公告)号:CN100521539C

    公开(公告)日:2009-07-29

    申请号:CN200510085386.1

    申请日:2005-07-26

    Inventor: 炭田昌哉

    CPC classification number: H03K3/356139

    Abstract: 在附有数据选择功能的动态型触发电路中,良好地确保动作的高速性,即使在多个数据的任何一个都未被选择的情况下也能正常动作。例如,当由选择信号(S0)选择高电平的数据(D0)时,第1结点(N1)变为低电平,第2动态电路(1B)的第2结点(N2)变为高电平,输出信号(Q)为高电平。在这种状态下,当没有由选择信号(S0)~(S2)选择多个数据(D0)~(D2)中的任何一个时,第1结点(N1)变为高电平,上述第2结点(N2)的电荷被放电,变成使输出信号(Q)误动作为低电平的状况。但是,在这种情况下,输出结点(N3)变为高电平,第4结点(N2)变为低电平,上述第2动态电路(1B)的n型晶体管(Tr6)截止,从而阻止第2结点(N2)的放电。

    半导体集成电路
    36.
    发明授权

    公开(公告)号:CN100428468C

    公开(公告)日:2008-10-22

    申请号:CN200510087187.4

    申请日:2005-07-27

    Inventor: 炭田昌哉

    CPC classification number: H01L27/0921 H01L27/0207 H03K19/00315

    Abstract: 根据本发明的半导体集成电路包括:MOS基底,具有相互分开的基底区域(MOS)和源极区域;伪MOS电路,与该MOS电路基底分离,并具有相互分开的基底区域(伪)和源极区域(伪);基底电压产生电路,用于产生要施加到该基底区域(MOS)和基底区域(伪)上的基底电压;比较电路,用于测量该伪MOS基底中产生的电流,其中基底区域(伪)与源极区域(伪)的面积比基本上等于基底区域(MOS)与源极区域(MOS)的面积比。

    半导体集成电路
    37.
    发明公开

    公开(公告)号:CN101238641A

    公开(公告)日:2008-08-06

    申请号:CN200680028484.4

    申请日:2006-07-31

    Inventor: 炭田昌哉

    Abstract: 一种半导体集成电路(1),包括衬底电压控制电路(10A)、漏极电流调节器(E1)、MOS器件特性检测电路(20)和漏极电流补偿器(E2)。衬底电压控制电路(10A)至少具有一个用于控制半导体集成电路(1)的衬底电压供给的衬底电压供给MOS器件(m1)。漏极电流调节器(E1)通过控制衬底电压供给MOS器件(m1)的衬底电压,来调节衬底电压供给MOS器件(m1)的漏极电流。MOS器件特性检测电路(20)具有用于检测衬底电压供给MOS器件(m1)的特性的特性检测器件(m2)。漏极电流补偿器(E2)通过根据MOS器件特性检测电路(20)所检测的衬底电压供给MOS器件(m1)的特性,控制衬底电压供给MOS器件(m1)的衬底电压,来校正衬底电压供给MOS器件(m1)的漏极电流。

    电子装置及包括该装置的通信装置

    公开(公告)号:CN101197564A

    公开(公告)日:2008-06-11

    申请号:CN200710194772.3

    申请日:2007-12-06

    Inventor: 炭田昌哉

    CPC classification number: H03K17/6872 H03K17/04123 H03K2217/0036

    Abstract: 本发明公开了一种电子装置及包括该装置的通信装置,在根据本发明的电子装置中,第一信号线驱动晶体管的源极连接到第一电源,第一信号线驱动晶体管的漏极连接到信号线,并且控制电路控制栅极电压,使得在信号线中电位跃变期间,在信号线中流动的电流向着信号线的电位跃变的电压方向被放大,并且控制电路进一步控制栅极电压,使得在信号线中电位跃变之后,在信号线中电位跃变之后获得的电压值被保持。

    扫描路径电路和包括该扫描路径电路的半导体集成电路

    公开(公告)号:CN100380807C

    公开(公告)日:2008-04-09

    申请号:CN03128531.7

    申请日:2003-04-18

    CPC classification number: G11C29/32 G11C2029/3202

    Abstract: 构成扫描路径电路的每个D型触发器(FF)13a-13f具有要在正常操作时选择的正常操作输入电路和要在测试操作时选择的测试操作输入电路,并且在测试操作时从电压产生电路17向每个FF的测试操作输入电路输出具有在电源电压和地电压之间的中间电压的控制信号。在这种情况下,在每个FF中的数据的输出改变量比在施加电源电压的情况下的改变量平滑。因而,增加数据的延迟时间。在测试操作中要提供给每个FF的中间电压根据从测试电路15发出的反馈信号确定,所述测试电路15用于检查扫描输出的数据是否具有错误。

    半导体集成电路
    40.
    发明公开

    公开(公告)号:CN101091314A

    公开(公告)日:2007-12-19

    申请号:CN200680001466.7

    申请日:2006-10-17

    Inventor: 炭田昌哉

    CPC classification number: H03K3/35625

    Abstract: 在带有数据选择功能的动态式触发电路中,当例如由选择信号(S0)选择了高电平的数据(D0)时,第一节点(N1)变为低电平,第二动态电路(1B)的第二节点(N2)变为高电平,输出信号(Q)变为高电平。在这样的状态下,当选择信号(S0~S2)未选择多个数据(D0~D2)中的任何一个时,变为如下状态,即第一节点(N1)变为高电平,上述第二节点(N2)中的电荷被放电,输出信号(Q)误动作为低电平。但是,在这样的情况下,输出节点(N3)变为高电平,第四节点(N4)变为低电平,上述第二动态电路(1B)的n型晶体管(Tr6)截止,第二节点(N2)的放电被阻止。因此,能够很好地确保动作的高速性,并且即使在多个数据均未被选择的情况下也能够正常动作。本电路被用于预定的电路,例如数据通路的发送通路、纵横总线接线器或可重新配置的处理部件的输入部。

Patent Agency Ranking