-
公开(公告)号：CN104579696A
公开(公告)日：2015-04-29
申请号：CN201510036304.8
申请日：2015-01-23
Applicant: 浪潮电子信息产业股份有限公司
IPC: H04L12/04 , H04L12/931
CPC classification number: H04L12/04
Abstract: 本发明提供了一种光纤交换机系统及一种光纤交换机，该系统包括：至少两个光纤交换机、软件定义网络SDN控制器；所有光纤交换机依次连接，形成环形网络；任意相邻的两个光纤交换机通过多芯光纤相连，形成所述环形网络中的多个光纤环路；所述SDN控制器，分别与每个光纤交换机相连，用于配置每一个光纤环路上存在一个发送端口，其他端口为接收端口。通过本发明提供了一种光纤交换机系统及一种光纤交换机，能够降低交换机网络布线的复杂度。
-
公开(公告)号：CN104104593A
公开(公告)日：2014-10-15
申请号：CN201410167399.2
申请日：2014-04-24
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本发明提供一种基于多节点网络报文传输的请求响应管理机制，本发明充分考虑到多节点网络中报文传输的特点，根据相应的节点的处理能力，以列表的方式来管理请求报文和响应报文，并以RAM的方式来实现此列表，从而大大降低了寄存器带来的资源占用，同时增强了对于各种规模的多节点网络应用的可移植性。
-
公开(公告)号：CN103150264B
公开(公告)日：2014-09-17
申请号：CN201310018123.3
申请日：2013-01-18
Applicant: 浪潮电子信息产业股份有限公司
CPC classification number: G06F11/3608 , G06F11/3664 , G06F12/0815 , G06F12/0837 , G06F17/5009 , G06F2212/2542 , G06F2212/621
Abstract: 本发明提出了一种基于扩展型Cache Coherence协议的多级一致性域仿真验证和测试方法。构建了一种基于扩展型Cache Coherence协议的多级一致性域CC-NUMA系统协议的仿真模型，发明系统关键节点内协议表查询与状态转换执行机制，确保单计算域内维护Cache Coherence协议并且多个计算域之间也同时维护Cache Coherence协议，域内与域间的传输确保准确性、稳定性；提出一种可信的协议入口转换覆盖率评价驱动验证方法，通过加载经优化的事务发生器推动模型进行事务处理，在运行结束时获得覆盖率指标，较之随机事务推进机制提高验证效率。通过构建一个多处理器多一致性域验证系统模型并开展相关仿真验证，进一步确认该方法的适用性和有效性。
-
公开(公告)号：CN103595579A
公开(公告)日：2014-02-19
申请号：CN201310546497.2
申请日：2013-11-07
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本发明涉及云计算模型技术领域，特别涉及一种面向QOS的云计算资源可用度监控模型及其实现方法。其面向QoS对云计算中资源的可用度进行分析，建立云计算资源可用度监控模型，根据客户对云计算的服务质量需求，按照云计算中的动态服务模型，分析云计算中资源的可用度。利用该模型可以有效的监控云计算中资源的可用性，确定问题所在位置，并解决。
-
公开(公告)号：CN103593251A
公开(公告)日：2014-02-19
申请号：CN201310546513.8
申请日：2013-11-07
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F11/07
Abstract: 本发明涉及容错系统设计方法技术领域，特别涉及一种基于进程冗余的容错系统及其设计方法。本发明提出了一种基于进程冗余的容错机制和策略，对关键进程构造双模冗余或多模冗余，采用进程间同步等手段确保冗余进程按照同样的执行逻辑运行，监控系统并对不同的错误进行相应的错误处理，最终以此提高系统的可靠性和可用性。
-
Patent Agency Ranking
公开(公告)号：CN103049422B
公开(公告)日：2013-11-27
申请号：CN201210544976.6
申请日：2012-12-17
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F15/167
CPC classification number: G06F12/0822 , G06F12/082 , G06F12/0826 , G06F15/17368 , G06F2212/1016 , G06F2212/1048 , G06F2212/2542 , G06F2212/622
Abstract: 本发明提供一种具有多cache一致性域的多处理器节点系统构建方法，在本系统中，节点控制器内建立的目录需包含处理器域属信息，该信息可通过配置节点控制器与处理器相连的各个端口的cache一致性域属性获得。本发明可以使一个节点控制器支持节点内多个物理cache一致性域。其目的在于减少多处理器计算机系统中节点控制器的数量，减小节点间互连的规模，降低节点间拓扑复杂度，以提升系统效率；同时也可以解决处理器互连端口数目和能够支持的域内处理器ID数量非常有限对构建大规模CC-NUMA系统带来的性能瓶颈问题。
-
公开(公告)号：CN103294611A
公开(公告)日：2013-09-11
申请号：CN201310092990.1
申请日：2013-03-22
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F12/08
CPC classification number: G06F12/0815
Abstract: 本发明公开一种基于有限数据一致性状态的服务器节点数据缓存方法，包括如下步骤：1）发出访存信息，判断访存地址索引匹配是否正确，且数据一致性权限是否满足访问要求；2）从被请求方的节点控制器远端数据缓存或节点控制器本地数据缓存读出一致性独占态、共享态、转发态的远端数据或本地数据；3）仅将一致性独占态、共享态、转发态的远端数据或本地数据写入请求方的节点控制器远端数据缓存或本地数据缓存。本发明可有效降低跨节点访问频度并消除节点数据缓存替换带来的额外开销，此外，可以实现冗余度和性能的均衡控制，避免在统一目录下的替换串扰，从而大大提高了服务器系统性能。
-
公开(公告)号：CN103257950A
公开(公告)日：2013-08-21
申请号：CN201310142656.2
申请日：2013-04-23
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F15/163 , G06F15/177
Abstract: 本发明一种实现动态链路可用性转化的双步初始化芯片配置方法，包括如下步骤：A.初始化处理器直接互连链路；B.分别初始化处理器与FPGA链路；C.进行链路初始化控制逻辑设计；D.断开初始化完成的链路。本发明动态配置的实现方法有效减少了验证平台硬件设计的复杂度和开发周期，在高端服务器关键芯片组设计验证过程中具有极高的应用价值和技术价值。
-
公开(公告)号：CN103152259A
公开(公告)日：2013-06-12
申请号：CN201310053850.3
申请日：2013-02-20
Applicant: 浪潮电子信息产业股份有限公司
IPC: H04L12/703
CPC classification number: G06F17/5077 , G06F17/00 , G06F17/50 , G06F17/5045 , G06F2217/06 , H04L1/00
Abstract: 本发明提供一种中继器芯片的设计方法，该方法设计中继器芯片能够实现节点间的互连，实现中继器芯片的报文序列收取、分类、存储、转发、排序、传送功能，进而实现节点间高速传输链路的有效扩展，以降低硬件设计难度和设计风险，中继器芯片结构是由：接口检测单元、序列存储单元、序列转发单元、序列判断单元、序列排序单元组成，通过上述设计，实现了多路处理器或者多节点互连系统集成，有效实现了高设计难度的硬件布线，有效解决了多路CPU系统中互连走线设计难度和设计风险的问题，中继器芯片在PCB布局难度极大的互连节点系统中具有极高的应用价值，可有效扩展互连节点间的走线长度，并且满足布线规则要求，大大减少了硬件布线的复杂度，减少了PCB设计难度和设计风险。
-
公开(公告)号：CN103049422A
公开(公告)日：2013-04-17
申请号：CN201210544976.6
申请日：2012-12-17
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F15/167
CPC classification number: G06F12/0822 , G06F12/082 , G06F12/0826 , G06F15/17368 , G06F2212/1016 , G06F2212/1048 , G06F2212/2542 , G06F2212/622
Abstract: 本发明提供一种具有多cache一致性域的多处理器节点系统构建方法，在本系统中，节点控制器内建立的目录需包含处理器域属信息，该信息可通过配置节点控制器与处理器相连的各个端口的cache一致性域属性获得。本发明可以使一个节点控制器支持节点内多个物理cache一致性域。其目的在于减少多处理器计算机系统中节点控制器的数量，减小节点间互连的规模，降低节点间拓扑复杂度，以提升系统效率；同时也可以解决处理器互连端口数目和能够支持的域内处理器ID数量非常有限对构建大规模CC-NUMA系统带来的性能瓶颈问题。
-
-
-
-
-
-
-
-
-
Search Results
121
records
(took 0.067 seconds)
