-
公开(公告)号：CN103294611B
公开(公告)日：2015-06-17
申请号：CN201310092990.1
申请日：2013-03-22
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F12/08
CPC classification number: G06F12/0815
Abstract: 本发明专利公开一种基于有限数据一致性状态的服务器节点数据缓存方法，包括如下步骤：1）发出访存信息，判断访存地址索引匹配是否正确，且数据一致性权限是否满足访问要求；2）从被请求方的节点控制器远端数据缓存或节点控制器本地数据缓存读出一致性独占态、共享态、转发态的远端数据或本地数据；3）仅将一致性独占态、共享态、转发态的远端数据或本地数据写入请求方的节点控制器远端数据缓存或本地数据缓存。本发明可有效降低跨节点访问频度并消除节点数据缓存替换带来的额外开销，此外，可以实现冗余度和性能的均衡控制，避免在统一目录下的替换串扰，从而大大提高了服务器系统性能。
-
公开(公告)号：CN103150264B
公开(公告)日：2014-09-17
申请号：CN201310018123.3
申请日：2013-01-18
Applicant: 浪潮电子信息产业股份有限公司
CPC classification number: G06F11/3608 , G06F11/3664 , G06F12/0815 , G06F12/0837 , G06F17/5009 , G06F2212/2542 , G06F2212/621
Abstract: 本发明提出了一种基于扩展型Cache Coherence协议的多级一致性域仿真验证和测试方法。构建了一种基于扩展型Cache Coherence协议的多级一致性域CC-NUMA系统协议的仿真模型，发明系统关键节点内协议表查询与状态转换执行机制，确保单计算域内维护Cache Coherence协议并且多个计算域之间也同时维护Cache Coherence协议，域内与域间的传输确保准确性、稳定性；提出一种可信的协议入口转换覆盖率评价驱动验证方法，通过加载经优化的事务发生器推动模型进行事务处理，在运行结束时获得覆盖率指标，较之随机事务推进机制提高验证效率。通过构建一个多处理器多一致性域验证系统模型并开展相关仿真验证，进一步确认该方法的适用性和有效性。
-
公开(公告)号：CN103499739A
公开(公告)日：2014-01-08
申请号：CN201310439616.4
申请日：2013-09-25
Applicant: 浪潮电子信息产业股份有限公司
Inventor： 符云越
IPC: G01R23/10
Abstract: 本发明提供一种基于FPGA的频率测量方法，采用一个标准的基准时钟，在单位时间(1s)里对被测信号的脉冲数进行计数，即为信号的频率，由于闸门的起始和结束时刻对于信号来说是随机的，将会有一个脉冲周期的量化误差，进一步分析测量准确度：设待测信号脉冲周期为Tx,频率为Fx，当测量时间为T=1s时，测量准确度为＆=Tx/T=1/Fx；已知直接测频法的测量准确度与信号的频率有关：当待测信号频率越高，测量准确度也越高，反之测量准确度也越低；直接测频法只适合测量频率较高的信号，不能满足在整个测量频段内的测量精度保持不变频率的要求，为克服低频段测量的不准确问题，采用门控信号和被测信号对计数器的使能信号进行双重控制，提高了准确度。
-
公开(公告)号：CN103294611A
公开(公告)日：2013-09-11
申请号：CN201310092990.1
申请日：2013-03-22
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F12/08
CPC classification number: G06F12/0815
Abstract: 本发明公开一种基于有限数据一致性状态的服务器节点数据缓存方法，包括如下步骤：1）发出访存信息，判断访存地址索引匹配是否正确，且数据一致性权限是否满足访问要求；2）从被请求方的节点控制器远端数据缓存或节点控制器本地数据缓存读出一致性独占态、共享态、转发态的远端数据或本地数据；3）仅将一致性独占态、共享态、转发态的远端数据或本地数据写入请求方的节点控制器远端数据缓存或本地数据缓存。本发明可有效降低跨节点访问频度并消除节点数据缓存替换带来的额外开销，此外，可以实现冗余度和性能的均衡控制，避免在统一目录下的替换串扰，从而大大提高了服务器系统性能。
-
公开(公告)号：CN113722163B
公开(公告)日：2024-02-13
申请号：CN202110960991.8
申请日：2021-08-20
Applicant: 浪潮电子信息产业股份有限公司
Inventor： 符云越
IPC: G06F11/22
Abstract: 本申请公开了一种芯片验证方法、装置及芯片验证平台，方法包括：对预先编译且与待验证芯片对应的RTL文件进行验证，判断RTL文件是否正确；若否，则定位RTL文件中的错误部分，并对错误部分进行编译，得到重编译部分；利用重编译部分替换RTL文件中的错误部分，得到新的RTL文件，并对新的RTL文件进行验证。本申请公开的上述技术方案，对与待验证芯片对应的RTL文件验证，在确定RTL文件不正确时定位RTL文件中的错误部分，对错误部分进行编译得到重编译部分，并利用重编译部分替换RTL文件中的错误部分，而无需对整个RTL文件重新进行编译，因此，则可以缩短RTL文件编译所花费的时间，从而可以提高芯片的验证效率。
-
Patent Agency Ranking
公开(公告)号：CN113722163A
公开(公告)日：2021-11-30
申请号：CN202110960991.8
申请日：2021-08-20
Applicant: 浪潮电子信息产业股份有限公司
Inventor： 符云越
IPC: G06F11/22
Abstract: 本申请公开了一种芯片验证方法、装置及芯片验证平台，方法包括：对预先编译且与待验证芯片对应的RTL文件进行验证，判断RTL文件是否正确；若否，则定位RTL文件中的错误部分，并对错误部分进行编译，得到重编译部分；利用重编译部分替换RTL文件中的错误部分，得到新的RTL文件，并对新的RTL文件进行验证。本申请公开的上述技术方案，对与待验证芯片对应的RTL文件验证，在确定RTL文件不正确时定位RTL文件中的错误部分，对错误部分进行编译得到重编译部分，并利用重编译部分替换RTL文件中的错误部分，而无需对整个RTL文件重新进行编译，因此，则可以缩短RTL文件编译所花费的时间，从而可以提高芯片的验证效率。
-
公开(公告)号：CN113709066A
公开(公告)日：2021-11-26
申请号：CN202110876884.7
申请日：2021-07-31
Applicant: 浪潮电子信息产业股份有限公司
IPC: H04L12/931
Abstract: 本发明公开了一种PCIe通信装置及BMC，该PCIe通信装置包括：一级上游接口单元，用于与本地主机连接；二级上游接口单元，用于与远程主机连接；下游接口单元，用于通过通信接口与PCIe设备连接；交换矩阵单元，用于转发一级上游接口单元与对应的下游接口单元之间的PCIe通信报文和/或二级上游接口单元与对应的下游接口单元之间的PCIe通信报文；本发明利用二级上游接口单元与远程主机连接，实现远程跨节点的PCIe互联扩展；通过交换矩阵单元转发一级上游接口单元和/或二级上游接口单元与各自对应的下游接口单元之间的PCIe通信报文，能够实现PCIe设备的动态切换，节省了运维成本，提升了PCIe设备的利用率。
-
公开(公告)号：CN113849867B
公开(公告)日：2024-02-23
申请号：CN202111011868.8
申请日：2021-08-31
Applicant: 浪潮电子信息产业股份有限公司
Abstract: 本申请公开了一种加密芯片，基于FPGA设计，包括：搬运填充模块；与搬运填充模块连接的8个缓存队列；与每个缓存队列均连接的轮转计数模块；与8个缓存队列一一对应连接的Z32组合逻辑模块；与8个Z32组合逻辑模块分别连接的缓存模块；与缓存模块连接的映射模块；与映射模块连接的线性变换逻辑模块；与缓存模块、轮转计数模块及线性变换逻辑模块连接的运算模块。本申请提供的加密芯片基于FPGA设计，属于硬件逻辑，可重构，可迭代，抗干扰能力强；且缓存队列有8个，每个缓存队列中数据的处理过程互不干扰，可以并行执行，加密效率高；此外，加密芯片中设置有数据缓存结构，可以进行流控，防止数据堵塞；适用性好。
-
公开(公告)号：CN113709066B
公开(公告)日：2023-04-07
申请号：CN202110876884.7
申请日：2021-07-31
Applicant: 浪潮电子信息产业股份有限公司
IPC: H04L49/10
Abstract: 本发明公开了一种PCIe通信装置及BMC，该PCIe通信装置包括：一级上游接口单元，用于与本地主机连接；二级上游接口单元，用于与远程主机连接；下游接口单元，用于通过通信接口与PCIe设备连接；交换矩阵单元，用于转发一级上游接口单元与对应的下游接口单元之间的PCIe通信报文和/或二级上游接口单元与对应的下游接口单元之间的PCIe通信报文；本发明利用二级上游接口单元与远程主机连接，实现远程跨节点的PCIe互联扩展；通过交换矩阵单元转发一级上游接口单元和/或二级上游接口单元与各自对应的下游接口单元之间的PCIe通信报文，能够实现PCIe设备的动态切换，节省了运维成本，提升了PCIe设备的利用率。
-
公开(公告)号：CN103530446A
公开(公告)日：2014-01-22
申请号：CN201310440282.2
申请日：2013-09-25
Applicant: 浪潮电子信息产业股份有限公司
IPC: G06F17/50
Abstract: 本发明提供了一种通信协议的报文路径信息在混合语言验证系统中的提取方法，该发明将报文路径信息在单独C++（SystemC）或是Verilog语言验证系统中提取，扩展到在C++（SystemC）和Verilog两种混合语言验证系统中提取并其输出在同一模块中，同时将带时序的Verilog语言验证环境中RTL（RegisterTransferLevel，寄存器传输级)仿真时间和不带时序的C++（SystemC）语言验证环境仿真时间进行相应调整，从而减少报文路径在图形显示时带来的混合语言验证系统中时间间隔过大的问题，保证了报文路径可视化的连续性，为通信协议在C++（SystemC）和Verilog两种混合语言验证环境间的仿真提供了重要的验证、测试辅助手段。
-
-
-
-
-
-
-
-
-
Search Results
13
records
(took 0.049 seconds)
