一种指令替换方法、装置、处理器、电子设备及存储介质

    公开(公告)号:CN112379929A

    公开(公告)日:2021-02-19

    申请号:CN202011275098.3

    申请日:2020-11-13

    Inventor: 时兴 崔泽汉

    Abstract: 本申请提供一种指令替换方法、装置、处理器、电子设备及存储介质。方法包括:接收分支片段信息,分支片段信息包括至少一组指令和每组指令对应的第一地址信息;针对每组指令利用预设替换规则从指令缓存中确定目标缓存行,将指令写入目标缓存行中以替换目标缓存行中原有的指令;预设替换规则包括:判断指令缓存中是否存在包括第一地址信息相同的缓存行;若包括,则将包括第一地址信息的缓存行作为目标缓存行;若不包括,则判断指令缓存中是否包括被标记为不可用的缓存行;若包括,则将被标记为不可用的缓存行作为目标缓存行。本申请实施例从一定程度上保证了指令缓存中分支片段的完整性,提高了指令缓存的可用性。

    一种分支预测器的隔离方法、预测方法及分支预测器

    公开(公告)号:CN112328306A

    公开(公告)日:2021-02-05

    申请号:CN202011235625.8

    申请日:2020-11-06

    Inventor: 崔泽汉

    Abstract: 本申请提供一种分支预测器的隔离方法、预测方法及分支预测器。该方法包括:获取训练信息,所述训练信息包括分支信息和第一地址信息,所述第一地址信息包括第一取指地址和/或第一分支历史;获取所述训练信息对应的待隔离软件的多个第一软件属性,并利用预设编码方式对所述多个第一软件属性进行编码,获得一个第一编码信息;根据所述第一地址信息和所述第一编码信息,利用哈希算法从所述分支预测表中获取对应的表项,并将所述分支信息写入所述表项中,以实现对所述待隔离软件的分支信息与其他待隔离软件的分支信息隔离。本申请实施例通过将多个软件属性进行统一编码,避免了设置多种比较逻辑,只需要一种比较逻辑即可,降低了硬件开销和复杂度。

    一种内存访问方法及相关设备
    33.
    发明公开

    公开(公告)号:CN119669110A

    公开(公告)日:2025-03-21

    申请号:CN202411736241.2

    申请日:2024-11-28

    Abstract: 本申请实施例提供了一种内存访问方法及相关设备,其中,所述方法,包括:获取预取请求,所述预取请求为来自处理器生成的预测请求,以及对该处理器发送至片上网络的请求进行提取得到的提取请求;其中,所述预取请求至少包括内存地址和控制信息;将所述预取请求发送至预取网络;基于所述预取请求,从所述内存中读取与所述预取请求相对应的预取数据;判断由处理器发送至内存的访问请求的内存地址是否与所述预取请求的内存地址匹配;若由处理器发送至内存的访问请求的内存地址与所述预取请求的内存地址匹配,则将预取数据返回给所述访问请求。本申请实施例能够提高数据传输效率。

    一种并行译码的方法、处理器、芯片及电子设备

    公开(公告)号:CN115525343B

    公开(公告)日:2023-07-25

    申请号:CN202211348804.1

    申请日:2022-10-31

    Inventor: 崔泽汉

    Abstract: 本申请实施例提供了一种并行译码的方法、处理器、芯片及电子设备,处理器至少包括第一译码器组和第二译码器组,第二译码器组设置有被第一译码器组共享的至少一个共享译码器;其中方法包括:从第一译码器组对应的第一指令队列中挑选多个指令;若多个指令的数量大于第一译码器组的译码器数量,将多个指令中与第一译码器组的译码器数量相对应的第一指令,分配给第一译码组中的译码器进行译码,以及将多个指令中第一指令外的第二指令分配给共享译码器进行译码;将第一译码器组译码第一指令得到的微指令,以及,将共享译码器译码第二指令得到的微指令,写入第一微指令队列。本申请实施例能够在保障译码吞吐量的情况下,节约处理器的硬件资源。

    加载数据到向量寄存器的方法、处理器、设备、介质

    公开(公告)号:CN116302099A

    公开(公告)日:2023-06-23

    申请号:CN202211664244.0

    申请日:2022-12-23

    Inventor: 林志翔 崔泽汉

    Abstract: 提供一种利用Gather指令加载数据到向量寄存器的方法、处理器、电子设备、非暂时存储介质,该方法包括:通过Gather指令的多个加载操作中的第一组加载操作来将内存中的数据加载到第一向量寄存器;通过Gather指令的多个加载操作中的第二组加载操作来将内存中的数据加载到第二向量寄存器,其中,所述第二向量寄存器与所述第一向量寄存器不同,其中第一组加载操作的最后一个加载操作和第二组加载操作的第一个加载操作在Gather指令的多个加载操作中是相邻的;将所述第一向量寄存器中的数据和所述第二向量寄存器中的数据合并到一个向量寄存器中。

    多线程处理器的译码方法、处理器、芯片及电子设备

    公开(公告)号:CN115629807B

    公开(公告)日:2023-04-14

    申请号:CN202211348787.1

    申请日:2022-10-31

    Inventor: 崔泽汉

    Abstract: 本申请实施例提供了一种多线程处理器的译码方法、处理器、芯片及电子设备,该方法包括:根据取指请求取指指令流;响应于多线程处理器处于单线程模式,对取指出的指令流进行切分;以切分位置的指令为切换指令队列的分界,将切分的指令流分配到多个目标指令队列;其中,所述多个目标指令队列包括活跃的线程对应的指令队列和不活跃的线程对应的指令队列;利用多个译码器组译码所述多个目标指令队列中的指令,以得到各个译码器组译码后的微指令。本申请实施例能够在兼容多种线程模式的情况下,提升多线程处理器的译码效率。

    指令操作方法及装置、电子装置及存储介质

    公开(公告)号:CN115640047A

    公开(公告)日:2023-01-24

    申请号:CN202211097568.0

    申请日:2022-09-08

    Abstract: 本公开提供了一种指令操作方法及装置、电子装置及存储介质,该指令操作方法包括:为第一读类型指令中的第一源内存操作数分配源内存架构寄存器;将第一源内存操作数加载到源内存架构寄存器;将在第一读类型指令之后的第二读类型指令中的第二源内存操作数的地址表征信息更改为源内存架构寄存器的编号,以执行第二读类型指令,其中,第二读类型指令的第二源内存操作数与第一读类型指令的第一源内存操作数相同。该指令操作方法可以使得对数据的后续读类型指令可以从前序读类型指令旁路该数据,从而加速该后续读类型指令的执行。

    执行访存微指令的方法和装置

    公开(公告)号:CN112596790B

    公开(公告)日:2022-11-22

    申请号:CN202011450782.0

    申请日:2020-12-10

    Inventor: 崔泽汉

    Abstract: 一种执行访存微指令的方法和装置。该执行访存微指令的方法,包括:获取第一访存微指令和第二访存微指令;确定第一访存微指令所访问的第一访存地址范围和第二访存微指令所访问的第二访存地址范围在相同的数据缓存地址段内,数据缓存地址段表示执行一次访存流水线所访问的地址段;通过执行第一次访存流水线,实现与第一访存微指令相关的操作,并实现与第二访存微指令相关的操作,与第一访存微指令相关的操作的类型和与第二访存微指令相关的操作的类型相同。该执行访存微指令的方法和装置可以提高访存流水线的带宽,加速访存微指令的执行过程,并且具有较大的优化效果。

    一种多级分支预测器跳过训练标识的确定方法及装置

    公开(公告)号:CN112579166B

    公开(公告)日:2022-11-15

    申请号:CN202011461847.1

    申请日:2020-12-08

    Inventor: 崔泽汉 张克松

    Abstract: 本申请提供一种多级分支预测器跳过训练标识的确定方法及装置。方法包括:获取多级分支预测器中第一分支预测器对取指地址和/或分支历史进行预测获得输出结果;其中输出结果包括第一预测结果和跳过第一训练标识;获取最末级分支预测器对取指地址和/或分支历史进行预测获得的第二预测结果;根据第一预测结果与第二预测结果的异同性以及第一分支预测器对应的预测相异的计数确定第一分支预测器对应的最终跳过标识。本申请实施例不仅仅根据第一预测器进行是否跳过训练的判断,从而在第一训练相对于第一分支预测器为反向训练时,后续第一分支预测器仍然可以进行训练,提高了分支预测器预测的精度。

Patent Agency Ranking