逻辑电路和半导体器件
    46.
    发明公开

    公开(公告)号:CN113903796A

    公开(公告)日:2022-01-07

    申请号:CN202110982134.8

    申请日:2010-09-24

    Abstract: 逻辑电路包括:薄膜晶体管,具有使用氧化物半导体所形成的沟道形成区;以及具有端子的电容器,通过使薄膜晶体管截止来使端子之一进入浮动状态。氧化物半导体具有5×1019(原子/cm3)或更小的氢浓度,并且因此在没有生成电场的状态中实质上用作绝缘体。因此,薄膜晶体管的截止状态电流能够降低,从而引起抑制通过薄膜晶体管的电容器中存储的电荷的泄漏。相应地,能够防止逻辑电路的故障。此外,能够通过薄膜晶体管的截止状态电流的降低,来降低逻辑电路中流动的过量电流,从而导致逻辑电路的低功率消耗。

    显示装置
    47.
    发明授权

    公开(公告)号:CN105070761B

    公开(公告)日:2019-08-20

    申请号:CN201510405528.1

    申请日:2010-07-14

    Abstract: 本发明涉及显示装置,特别地,本发明的目的之一在于提供一种具有能够充分降低布线间的寄生电容的结构的半导体装置。在与栅电极层重叠的氧化物半导体层的一部分上形成用作沟道保护层的氧化物绝缘层。在与该氧化物绝缘层的形成相同的步骤中,形成覆盖氧化物半导体层的边缘部的氧化物绝缘层。覆盖氧化物半导体层的边缘部的氧化物绝缘层将栅电极层与形成在该栅电极层上方或边缘的布线层之间的距离拉大,从而可以降低寄生电容。

    半导体装置、显示模块及电子装置

    公开(公告)号:CN104992984B

    公开(公告)日:2019-08-16

    申请号:CN201510387603.6

    申请日:2010-07-14

    Abstract: 本发明涉及半导体装置、显示模块及电子装置,特别地,本发明的目的之一在于提供一种具有能够充分降低布线间的寄生电容的结构的半导体装置。在与栅电极层重叠的氧化物半导体层的一部分上形成用作沟道保护层的氧化物绝缘层。在与该氧化物绝缘层的形成相同的步骤中,形成覆盖氧化物半导体层的边缘部的氧化物绝缘层。覆盖氧化物半导体层的边缘部的氧化物绝缘层将栅电极层与形成在该栅电极层上方或边缘的布线层之间的距离拉大,从而可以降低寄生电容。

    逻辑电路和半导体器件
    49.
    发明授权

    公开(公告)号:CN104992980B

    公开(公告)日:2018-11-20

    申请号:CN201510217808.X

    申请日:2010-09-24

    Abstract: 逻辑电路包括:薄膜晶体管,具有使用氧化物半导体所形成的沟道形成区;以及具有端子的电容器,通过使薄膜晶体管截止来使端子之一进入浮动状态。氧化物半导体具有5×1019(原子/cm3)或更小的氢浓度,并且因此在没有生成电场的状态中实质上用作绝缘体。因此,薄膜晶体管的截止状态电流能够降低,从而引起抑制通过薄膜晶体管的电容器中存储的电荷的泄漏。相应地,能够防止逻辑电路的故障。此外,能够通过薄膜晶体管的截止状态电流的降低,来降低逻辑电路中流动的过量电流,从而导致逻辑电路的低功率消耗。

    蓄电装置及电子设备
    50.
    发明公开

    公开(公告)号:CN107925016A

    公开(公告)日:2018-04-17

    申请号:CN201680029827.2

    申请日:2016-06-07

    Inventor: 野田耕生

    Abstract: 本发明提供一种单位体积的容量高的蓄电装置、具有新颖结构的柔性蓄电装置、能够反复弯曲的蓄电装置、可靠性高的蓄电装置或者寿命长的蓄电装置。一种蓄电装置,包括内部结构物及包围内部结构物的外包装体。内部结构物包括正极及负极。外包装体包括包含钛以及选自铌、钽、钒、锆和铪中的一个或多个元素的第一膜。第一膜优选还包含选自钼、铬和铝中的一个或多个元素。

Patent Agency Ranking