-
公开(公告)号：CN107147292A
公开(公告)日：2017-09-08
申请号：CN201710599469.5
申请日：2017-07-21
Applicant: 电子科技大学
IPC: H02M3/158
CPC classification number: H02M3/158
Abstract: 一种导通时间受控的降压变换器，涉及电子电路技术。本发明通过数模转换器产生基准电压并叠加采样的电感电流的电压信号得到斜坡信号VRAMP，与跨导放大器的输出电压VC比较后通过D触发器控制上下功率管的开启和关断，当斜坡信号VRAMP下降到由跨导放大器的输出电压VC所决定的谷值电流时，第一比较器Icomp输出逻辑电平信号通过D触发器使上功率管MT导通，下功率管MB关断，从而使电感电流增大，输出电压上升；其中，上功率管MT的导通时间由定时电容CTH和跨导放大器GM输出电压信号VC共同决定。本发明有更小的瞬态响应过冲和更快的瞬态响应速度，尤其适用于FPGA、CPU等对电源有较高瞬态要求的应用场合。
-
公开(公告)号：CN105099159B
公开(公告)日：2017-08-29
申请号：CN201510516273.6
申请日：2015-08-21
Applicant: 电子科技大学
IPC: H02M1/36
Abstract: 本发明属于电子电路技术领域，具体的说涉及一种用于DC‑DC变换器的快速启动电路。本发明提供的电路主要为在传统的DC变换器控制电路中增加了由运算放大器、功率开关管和逻辑控制模块构成的前文电路，并通过钳位电路使得误差放大器输出迅速钳位到负载电流采样信息的直流工作电位，加快启动；逻辑控制电路检测功率管开启若干次后，关闭钳位电路，使得其脱离环路。本发明的有益效果为，能有效地提高DC‑DC变换器的开启速度，节省变换器的开启时间，使得变换器更加灵活；同时，当变换器正常工作的时候，本发明又能脱离环路，保证对变换器的稳定性不照成影响。
-
公开(公告)号：CN106886243A
公开(公告)日：2017-06-23
申请号：CN201710311502.X
申请日：2017-05-05
Applicant: 电子科技大学
IPC: G05F1/56
CPC classification number: G05F1/56
Abstract: 一种具有快速响应特性的低压差线性稳压器，属于模拟集成电路技术领域。本发明中开关功率管M5为NMOS管，使功率管的输出电阻减小，可提高负载突变时的响应速度；第一反馈电阻RFB1和第二反馈电阻RFB2的串联点连接误差放大器gm的负向输入端作为外环结构，开关功率管M5的源极连接运算放大器的负向输入端作为内环结构，同时采用双环结构，由于内环路的存在，可以在不加入弥勒电容的情况下，将系统的主极点定在误差放大器gm的输出端；而且内环路可以迅速对输出电压的变化做出反应，调节开关功率管M5的栅极电压，调节输出电流来保持输出电压的稳定。本发明尤其适用于要求负载变化调整速度快的低压差线性稳压器。
-
公开(公告)号：CN106547514A
公开(公告)日：2017-03-29
申请号：CN201610983585.2
申请日：2016-11-08
Applicant: 电子科技大学
IPC: G06F7/505
CPC classification number: G06F7/505
Abstract: 本发明涉及集成电路技术领域，特别涉及一种基于时钟拉伸技术的高能效二进制加法器。包括数据输入模块、运算模块、预测模块和控制电路模块；数据输入模块在控制电路模块提供的使能信号EN的控制下接收外部操作数；运算模块根据预测模块输出的预测信号pre选择不同的运算模式。本发明根据加法器关键路径被激活的概率较小的特点，利用时钟拉伸技术使加法器工作在高速和低速两个不同的运算模式下，其中96.875％的概率工作在高速运算模式，时钟拉伸技术能有效降低加法器的延时；此外，在两种运算模式下，都有比较大的延迟裕度，可以结合自适应电压可调技术，适当降低加法器的电压，从而降低加法器的功耗。
-
公开(公告)号：CN105929888A
公开(公告)日：2016-09-07
申请号：CN201610333396.0
申请日：2016-05-19
Applicant: 电子科技大学
IPC: G05F3/26
CPC classification number: G05F3/262
Abstract: 本发明属于集成电路技术领域，涉及一种低压差线性稳压器。本发明的主要技术方案为由全差分结构、低通滤波器、高通滤波器构成了控制逻辑；偏置电路、差分共源电路、比较器构成了ADC；由两个反相器构成的buffer和PMOS管构成了功率管，124个功率管按一定规律对称排列构成了功率管阵列。本发明的有益效果是电路结构新颖，控制逻辑的复杂程度得到简化，提高了瞬态响应速度，同时也降低了功耗，使得电路更适合于纳米SOC集成。
-
Patent Agency Ranking
-
公开(公告)号：CN105159383A
公开(公告)日：2015-12-16
申请号：CN201510522751.4
申请日：2015-08-24
Applicant: 电子科技大学
IPC: G05F1/56
Abstract: 本发明属于电子电路技术领域，具体的说涉及一种具有高电源抑制比特性的低压差线性稳压器。本发明的电路，主要为通过采用RC补偿方法，提高环路的稳定性；同时，引入高通滤波电路，提高稳压器的电源抑制比，其主要是利用负反馈原理，再通过在电源和功率管的栅极之间引入一条前馈通路(高通滤波电路)，将该电路的输出电压作用在功率管栅极，从而保持功率管栅源电压基本不变，使功率管MP的栅源小信号压差仅略大于零，以此提高整个电路的电源抑制能力。本发明的有益效果为，能有效提高LDR中频段的电源抑制能力，同时采用片内补偿的方法，使得芯片更易于集成。本发明特别适合低压的稳压电路。
-
公开(公告)号：CN105099149A
公开(公告)日：2015-11-25
申请号：CN201510522511.4
申请日：2015-08-24
Applicant: 电子科技大学
Abstract: 本发明属于电源技术领域，具体的说涉及一种具有抑制输出频谱谐波噪声特性的DC-DC转换器。本发明的主要技术方案为运算放大器OP1、电阻R1、电阻R2、电容Cc共同构成了相位超前补偿模块；第一跨导放大器OTA1、第三电容C1、NMOS管M1共同构成了相位滞后补偿模块；所述相位超前补偿模块用于根据RF2上的输出采样电压，输出相位滞后补偿模块及第二跨导放大器OTA2的输入信号。运算放大器OP1、电阻R1和R2，电容Cc实现了相位超前补偿，使整体DC-DC环路稳定。本发明的有益效果为，将二阶Sigma-Delta调制器的结构嵌套进DC-DC整体环路，实现不固定频率的调制，同时简化结构，降低功耗和面积。
-
公开(公告)号：CN105071649A
公开(公告)日：2015-11-18
申请号：CN201510483404.5
申请日：2015-08-10
Applicant: 电子科技大学
IPC: H02M1/42
CPC classification number: Y02B70/126 , Y02P80/112
Abstract: 本发明属于电力电子技术领域，具体涉及一种可频率切换调制的全数字功率因数校正电路。本发明的技术方案包括Boost功率变换器、采样/转换电路和控制电路；其中，控制电路包括电压环路补偿模块、数值计算模块、电流环路补偿模块、PWM模块、频率切换调制(SFM)模块和栅驱动模块。本发明的有益效果为，可以不需要电流采样电路对Boost变换器的负载电流进行实时监测，而可以根据负载变化情况调节开关频率，确保PFC变换器在轻载情况下保持工作在CCM下，使得PFC变换器在全负载情况下获得高功率因数，低THD。
-
公开(公告)号：CN105048809A
公开(公告)日：2015-11-11
申请号：CN201510522230.9
申请日：2015-08-24
Applicant: 电子科技大学
Abstract: 本发明属于电源技术领域，具体的说涉及一种DC-DC转换器。本发明的主要技术方案为第一运算放大器OP1、电阻R1、电阻R2、电容Cc共同构成了相位超前补偿模块；第二运算放大器OP2、电阻R3、电阻R4共同构成了比例放大器模块；相位超前补偿模块用于根据RF2上的输出采样电压，输出比例放大器模块的输入信号；第一运算放大器OP1、电阻R1和R2，电容Cc实现了相位超前补偿，使整体DC-DC环路稳定。本发明的有益效果为，将Sigma-Delta调制器的结构嵌套进DC-DC整体环路，实现不固定频率的调制，同时简化结构，降低功耗。
-
-
-
-
-
-
-
-
-
Search Results
324
records
(took 0.082 seconds)
